集成電路技術(shù)的應(yīng)用與發(fā)展

集成電路技術(shù)的應(yīng)用與發(fā)展

1血硅材料在ic產(chǎn)業(yè)中的應(yīng)用在當今社會信息和信息技術(shù)進入經(jīng)濟和商業(yè)領(lǐng)域的情況下，人們在日常生活中沒有意識到信息技術(shù)的影響。信息技術(shù)的基礎(chǔ)是微電子技術(shù),集成電路(IC)作為微電子技術(shù)的核心,是整個信息產(chǎn)業(yè)和信息社會最根本的技術(shù)基礎(chǔ)。發(fā)展IC產(chǎn)業(yè)對提高技術(shù)的創(chuàng)新基礎(chǔ)和競爭能力具有非常重要的作用,對國民經(jīng)濟發(fā)展、國防建設(shè)和人民文化生活各方面都發(fā)揮著巨大的作用,也是一個國家參與國際化政治、經(jīng)濟競爭的戰(zhàn)略產(chǎn)業(yè)。在IC產(chǎn)業(yè)中,硅技術(shù)無疑是主流技術(shù),硅集成電路是主流產(chǎn)品,占集成電路產(chǎn)業(yè)的90%以上。盡管在硅之后有以GaAs為代表的化合物半導(dǎo)體及其他新型半導(dǎo)體材料不斷出現(xiàn),但由于硅技術(shù)本身就具備極強的競爭優(yōu)勢,加之硅技術(shù)長期的設(shè)備投入和研發(fā)投入,其產(chǎn)業(yè)能力和技術(shù)積累決定了硅基技術(shù)在21世紀內(nèi)仍將起主導(dǎo)作用,很難另辟蹊徑。21世紀的微電子技術(shù)仍將以硅為主流技術(shù)。集成電路按其處理信號的特征基本上分為兩大類:數(shù)字集成電路和模擬集成電路。數(shù)字模擬混合信號電路傳統(tǒng)上歸為模擬集成電路。簡單說來,數(shù)字集成電路是處理離散信號的電路,其主要種類有微處理器、存儲器、門電路、分頻器、計數(shù)器、觸發(fā)器、編碼譯碼器、數(shù)字信號處理器(DSP)等。模擬集成電路是處理連續(xù)信號的電路,主要的電路種類包括放大器、比較器、數(shù)據(jù)轉(zhuǎn)換器、模擬開關(guān)、濾波器、鎖相環(huán)、電源、模擬信號調(diào)節(jié)器等。下面分別對數(shù)字集成電路和模擬集成電路的技術(shù)發(fā)展動態(tài)進行綜述。2數(shù)字電路2.1光學(xué)光刻技術(shù)微處理器(MPU)也稱作中央處理器,是20世紀最偉大的發(fā)明之一。它主要包含運算器、控制器和存儲器等部分,是硅器件組成的系統(tǒng)中最基本和最關(guān)鍵的器件。現(xiàn)代信息系統(tǒng)的核心是計算機,而計算機的核心就是MPU,聲音、圖像、文字、數(shù)據(jù)等信息的處理系統(tǒng)都離不開MPU。因此,MPU的應(yīng)用最廣、市場最大,也是國民經(jīng)濟和國防的核心技術(shù)。無論是一個小的家電系統(tǒng),還是一個大的通訊系統(tǒng),乃至現(xiàn)代化電子信息戰(zhàn)控制系統(tǒng)中,MPU都起著不可或缺的關(guān)鍵作用。近年來,MPU技術(shù)與性能迅速提高,更復(fù)雜的處理器和更高的時鐘頻率導(dǎo)致MPU的不斷升級。1990年,MPU的最高工作頻率為33MHz;2000年11月,英特爾公司推出了容納4200萬個晶體管的Pentium4處理器,其主頻達1.5GHz。目前,Pentium4的主頻已達3GHz以上,集成了超過5500萬個的晶體管。微處理器性能水平不斷提高,不僅得益于微處理器體系結(jié)構(gòu)的不斷改進,更得益于芯片加工技術(shù)的不斷進步。在集成電路制造領(lǐng)域中,微處理器工藝制造所采用的技術(shù)一直是該領(lǐng)域中的領(lǐng)先技術(shù)。近年來,深亞微米技術(shù)、銅互連技術(shù)和低k介質(zhì)材料技術(shù)等體現(xiàn)了微處理器芯片加工技術(shù)的水平。光刻技術(shù)是芯片加工的關(guān)鍵技術(shù),光刻技術(shù)的發(fā)展推動了集成電路的更新?lián)Q代,光學(xué)光刻技術(shù)一直是芯片加工中的主流光刻技術(shù)。隨著技術(shù)的進步,光學(xué)光刻方法已從接觸式、接近式、反射投影式、步進投影式發(fā)展到當前的步進掃描投影式。人們不斷對光學(xué)光刻的發(fā)展?jié)摿ψ鞒鲱A(yù)測。從20世紀80年代中期,人們曾預(yù)測光學(xué)光刻的極限分辨率為0.5μm;到20世紀90年代初期,人們又預(yù)測光學(xué)光刻的極限分辨率為0.25μm。然而,隨著光刻技術(shù)的發(fā)展,光學(xué)光刻的極限已推進到0.1μm以下;193nm(ArF)準分子激光光刻技術(shù)已成功地運用于0.13μm工藝;英特爾公司已于2003年發(fā)布了采用90nm工藝制作的微處理器。目前,最先進的光學(xué)光刻機都采用投影式光刻,其工作過程是:準分子激光器作為照明光源,激光光束通過照明系統(tǒng)形成部分相干、環(huán)形、均勻光束,照射掩模,投影物鏡將掩模精確地縮小成像到工作臺上的硅片上完成曝光。掩模與硅片的對準由激光干涉測量精密定位的掩模臺和工件臺以及專門的光學(xué)對準系統(tǒng)來完成。光刻設(shè)備的圖形分辨率主要由曝光所采用光源的波長決定,曝光所產(chǎn)生的最小特征尺寸線寬直接代表著集成電路制造工藝的水平。隨著線寬的不斷縮小,光源的波長從可見光區(qū)向紫外光區(qū)域變化,現(xiàn)已發(fā)展到深超紫外線(DUV),所采用的光源為KrF準分子激光器(波長為248nm,主要用于0.18μm光刻)或ArF準分子激光器(波長為193nm,主要用于0.13μm及以下的光刻)。采用分辨率增強技術(shù),如移相掩模(PSM)、離軸照明(OAI)和光學(xué)鄰近效應(yīng)校正(OPC)等,還可以進一步推進光學(xué)光刻的極限。這些技術(shù)對于在光學(xué)光刻的基礎(chǔ)上實現(xiàn)更高分辨率圖形的曝光控制十分關(guān)鍵。極紫外(EUV)光刻技術(shù)被認為是小于0.1μm工藝的關(guān)鍵技術(shù)。利用EUV光刻技術(shù),可以使工藝線寬水平達到0.03μm,從而得到集成度更高、功耗更小、性能更強的微處理器產(chǎn)品。英特爾公司的65nm工藝技術(shù)是目前世界上最先進的芯片制造技術(shù)。英特爾采用該工藝制造的產(chǎn)品至少領(lǐng)先其他競爭對手一年的時間。2006年6月是Intel微處理器批量生產(chǎn)從90nm工藝轉(zhuǎn)向65nm工藝的轉(zhuǎn)折點。從此時開始,其生產(chǎn)的一大半產(chǎn)品都是采用65nm工藝,而其競爭對手大多數(shù)才剛開始生產(chǎn)基于65nm工藝的產(chǎn)品。英特爾的65nm工藝具備更加先進的晶體管,與前代工藝相比,其特點有:1)采用第二代應(yīng)變硅,在性能提高的同時,電流驅(qū)動能力提高15%;2)為了提高性能,采用1.2nm厚的柵氧化層和35nm長的柵;3)柵、源、漏上的低阻帽采用NiSi;4)采用低k值碳摻雜氧化層介質(zhì)和0.7倍的線長比例縮小,降低了互連電容,進一步提高了性能,降低了功耗。英特爾已采用65nm工藝開始在300mm的圓片上批量生產(chǎn)雙核微處理器。65nm工藝的晶體管密度大致是上一代工藝的兩倍,它提供了目前業(yè)界最高的性能和最佳的功耗性能比。多出的晶體管可制作雙核或多核和更高的緩存,可提供更多的功能,如虛擬和安全等技術(shù),使其產(chǎn)品的性價比得到充分的展現(xiàn)。隨著晶體管尺寸的減小,會出現(xiàn)更多的功耗和散熱問題。因此,英特爾在65nm工藝中引入了新型的晶體管和互連技術(shù)。英特爾具有先進的應(yīng)變硅技術(shù),首次在90nm工藝中應(yīng)用,在65nm工藝中又作了進一步改進。這種第二代應(yīng)變硅技術(shù)使晶體管在不增加漏電流的情況下,性能增加15%,也就是說,這些晶體管在性能不變的情況下,能使漏電流減小75%。這些晶體管具有35nm的柵長和1.2nm厚的柵氧化層,能提供更高的性能和更低的柵電容。低的柵電容最終會降低芯片的總功耗。該工藝還具有8層銅互連,采用低k介質(zhì)材料,以提高芯片中信號的傳輸速度,降低芯片功耗。英特爾的下一代工藝將是在2007年開發(fā)45nm工藝,在2009年開發(fā)32nm工藝。2.2快閃光學(xué)存儲半導(dǎo)體存儲器是硅集成電路的主要產(chǎn)品,基本上可分為易失性和非易失性兩類。目前,易失性存儲器主要包括動態(tài)隨機存儲器(DRAM)和靜態(tài)隨機存儲器(SRAM);非易失性存儲器主要是快閃(flash)存儲器。上述三種存儲器一起構(gòu)成集成電路存儲器的三大主流產(chǎn)品。半導(dǎo)體存儲器的發(fā)展主要以CMOS為主,其存儲容量的提高主要取決于半導(dǎo)體工藝的加工尺寸。例如,對于DRAM來說,0.8μm工藝技術(shù)對應(yīng)于4M的容量,而0.6μm的工藝技術(shù)對應(yīng)于16Mb,0.35μm工藝技術(shù)對應(yīng)于64Mb,0.18μm的工藝技術(shù)對應(yīng)于1Gb。存儲器芯片的存儲容量三十多年來嚴格地遵循著摩爾定律,即容量每18個月增加1倍。自1970年推出1kb存儲器以來,1980年達到64kb,1990年達到16Mb。2.2.1非平面單元晶體DRAM主流產(chǎn)品于2005年從DDR轉(zhuǎn)向DDR2。三星公司首先采用90nm工藝,制造出速度為533、667和800Mbps的512MDDRDRAM。其512MSDRAM的芯片面積只有71mm2,而同時期的競爭對手還在采用110nm的工藝技術(shù),芯片面積要大20%。采用90nm工藝技術(shù)具有許多技術(shù)難題,如特征尺寸從110nm轉(zhuǎn)到90nm,電路版本從RevB轉(zhuǎn)到RevC,圓片也轉(zhuǎn)到300mm,等等。三星公司從電路上也采用了一些方法。為了在給定的面積上提供更高的密度,采用了凹槽溝道陣列晶體管(RCAT)。這種方法可顯著減小晶體管,并實現(xiàn)三維結(jié)構(gòu)設(shè)計。減小芯片尺寸的另一個方法是采用更有效的陣列結(jié)構(gòu),如6F2單元尺寸陣列結(jié)構(gòu)。該結(jié)構(gòu)首次由Micro公司在其256MDDRSDRAM產(chǎn)品中采用。自從三星公司把90nm工藝引入DRAM以來,更深入的研究已涉及到65nm、50nm,甚至45nm技術(shù)節(jié)點。目前,人們普遍關(guān)心的是存儲器究竟到什么尺寸節(jié)點會遇到難以克服的技術(shù)難題。DRAM的技術(shù)限制因素是單元晶體管能否按比例縮小。因晶體管溝道長度減小而導(dǎo)致的摻雜濃度的增加,會引起結(jié)漏電流的增加。因此,在90nm的技術(shù)節(jié)點下,數(shù)據(jù)保持時間會顯著下降。采用非平面單元晶體管可克服這一技術(shù)難點。凹槽溝道陣列晶體管(RCAT)能在不過多增加工藝集成度的條件下增加有效溝道長度。要縮小到50nm以下,技術(shù)上必須有所突破。最近,出現(xiàn)了一種FinFET型單元晶體管,它可以通過調(diào)節(jié)溝道硅厚度來控制溝道穿通。與常規(guī)的平面晶體管或RCAT相比,FinFET具有更優(yōu)良的電流驅(qū)動能力和漏誘生勢壘降低效應(yīng)(DIBL)特性。優(yōu)良的DIBL特性使DRAM具有更好的電荷保持特性?？梢哉f,FinFET是解決50nm技術(shù)難點的關(guān)鍵方法,它不僅解決了尺寸縮小引起的問題,同時也提高了晶體管性能。2.2.2基于晶圓的多層技術(shù)SRAM采用全靜態(tài)結(jié)構(gòu),無需時鐘控制,速度快,雖然容量不大,但也有其相應(yīng)的應(yīng)用市場。目前生產(chǎn)的靜態(tài)存儲器有64MbSRAM、64Mb同步SRAM等。2003年,英特爾公司的研究人員采用90nm工藝技術(shù),制造了當時世界上最小的SRAM存儲單元,其面積只有1μm2。這種512Mb的電路,在面積僅為109mm2的芯片上集成了3.3億個晶體管,這是前所未有的最高容量SRAM。這一成就為硅工藝技術(shù)建立了一個新的密度標準,使硅集成電路技術(shù)進入100nm以下的時代。人們一直在不斷開拓100nm以下的技術(shù)。目前研究較多的是50nm以下的SRAM。技術(shù)上最大的限制仍然是單元尺寸。現(xiàn)在已有許多方法可減小SRAM的單元尺寸,如贗SRAM、TFT-SRAM等,但它們在工作溫度、待機電流等方面還有諸多限制。有一種創(chuàng)新方法是采用層疊單晶薄膜晶體管(SSTFT),將晶體管垂直重疊在一起。通過在ILD層上集成負載PMOS晶體管和旁路NMOS晶體管,可使具有雙面SSTFT層的單元面積減小到25F2。而且,這種多層技術(shù)可以擴展到外圍CMOS電路中。采用單個疊層多層技術(shù)后,兩個輸入NAND邏輯電路的面積可減小55%,從而最大限度地減小源漏結(jié)電容。因此,它的速度要比體硅快20%。這種多層技術(shù)提供了另一種可在相對寬松的按比例縮小技術(shù)的狀態(tài)下獲得更高密度CMOS集成的途徑。2.2.3finfig單元結(jié)構(gòu)的選擇目前,Flash存儲器主要有兩種:NANDFlash存儲器和NORFlash存儲器。NANDFlash存儲器最大的技術(shù)挑戰(zhàn)是按比例縮小浮柵,單元與單元之間的相互干擾是最大的技術(shù)問題。字線之間的空間越來越小時,某個單元的可編程狀態(tài)就會受到相鄰單元的影響,因浮柵之間存在電容耦合。采用低k介質(zhì)材料和按比例縮小浮柵高度,可解決這一技術(shù)問題。用氧化硅柵隔層替代氮化硅柵隔層,可使浮柵干擾耦合比值減小40%。如果采用SONOS型Fash單元結(jié)構(gòu),其干擾甚至可以減小到幾乎為零。FinFETSONOS單元性能良好,即使在30nm的鰭狀寬度下,也表現(xiàn)出了優(yōu)良的可編程特性;并且,較高的電流驅(qū)動能力還可以增加NANDFlash存儲器的信號讀出裕度。可以說,具有FinFET結(jié)構(gòu)的SONOS單元將是50nm及以下NANDFlash存儲器的理想選擇。對于NORFlash存儲器來說,為了有效地產(chǎn)生熱電子并注入到浮柵中,必須有較高的漏極電壓。然而,較高的漏極電壓會對連接在相同位線上的其他單元造成不必要的漏極擾動,隨著溝道長度的減小,情況會更加嚴重。按比例縮小漏極電壓,會減小漏極擾動,但又不能低于3.1eV的Si-SiO2勢壘高度,因此限制了NORFlash存儲器按比例縮小。這一限制到70nm技術(shù)節(jié)點時會更加突出。如果能減小Si-SiO2的勢壘高度,就有望使NORFlash存儲器深入更小的特征尺寸。HfO2是一種可用于柵氧化物的理想高k介質(zhì)材料,其勢壘高度只有1.5eV。因此,在NORFlash存儲器中用HfO2作柵介質(zhì),可使漏極電壓限制低至1.5V。這樣一來,NORFlash存儲器就可以深入到70nm以下技術(shù)節(jié)點。如果把HfO2柵氧化層與FinFET結(jié)合,還有可能進一步按比例縮小NORFlash技術(shù)節(jié)點。研究表明,FinFETNORFlash單元具有優(yōu)良的穿通特性,這種優(yōu)良特性可抑制漏極擾動。具有HfO2柵氧化層的FinFET將是50nmNORFlash技術(shù)的重要發(fā)展方向。3關(guān)于鎖相環(huán)的電路近年來,模擬集成電路在通訊領(lǐng)域中的發(fā)展最為迅猛。下面主要針對RF領(lǐng)域,對模擬IC的發(fā)展動態(tài)及趨勢進行展望?；赗F器件和電路的無線應(yīng)用已發(fā)展為半導(dǎo)體制造業(yè)中非常重要的應(yīng)用領(lǐng)域。這些應(yīng)用有蜂窩電話收發(fā)器、蜂窩基站放大器、無線局域網(wǎng)(WLAN)、無線個域網(wǎng)(WPAN)、汽車雷達、千兆無線網(wǎng)絡(luò)、全天候著陸,等等。模擬集成電路在其中擔當了重要的角色,模擬IC在移動通訊系統(tǒng)中的應(yīng)用最具代表性。收發(fā)器是移動通訊系統(tǒng)中的主要功能部件。一個完整的收發(fā)器結(jié)構(gòu)必然包含一個處理輸入信號的接收器和一個處理輸出信號的發(fā)射器。接收器和發(fā)射器都要同步于來自發(fā)送器的信號,還要同步于基帶處理器中的數(shù)據(jù)處理時序。這些同步過程通常是通過鎖相環(huán)(PLL)來實現(xiàn)的。鎖相環(huán)的作用是根據(jù)發(fā)送器的基準信號,鎖定處理信號的相位和頻率。鎖相環(huán)也用于對基帶處理單元進行相位鎖定。鎖相環(huán)中最重要的電路是壓控振蕩器(VCO)。VCO產(chǎn)生一個受控于PLL反饋環(huán)中某個電壓值的正弦波信號,而該信號就用于處理載頻調(diào)制信號的上變頻和下變頻。在接收端,載頻輸入信號由天線接收,由低噪聲放大器(LNA)進行放大,由帶通電路進行濾波。之后,輸入信號通過混頻器進行下變頻,再經(jīng)過濾波,信號放大到適合后面的A/D轉(zhuǎn)換器處理的電壓值。其后的信號處理就交由數(shù)字信號處理器(DSP)完成。上述RF電路都可以采用數(shù)字CMOS工藝技術(shù)作為其基本的工藝,它會得益于數(shù)字CMOS工藝的技術(shù)進步與發(fā)展。在發(fā)射端,無線射頻部分從D/A轉(zhuǎn)換器開始。D/A轉(zhuǎn)換器的模擬輸出信號由混頻器進行上變頻,轉(zhuǎn)為載波頻率。這時,VCO給出載波信號的基準頻率和相位。最后,功率放大器(PA)放大經(jīng)過上變頻和濾波后的信號,并從天線發(fā)射出大功率的信號。以上電路都是收發(fā)器中的關(guān)鍵部件,它們是決定收發(fā)器性能水平最重要的因素。這些電路的優(yōu)值(FOM)共同構(gòu)成收發(fā)器的整個FOM。而電路的FOM與組成電路的器件的性能水平密切相關(guān)。近幾年,模擬工藝技術(shù)的迅猛發(fā)展推動了模擬器件水平的極大提高,為模擬集成電路提供了巨大的發(fā)展空間。硅基器件以其工業(yè)基礎(chǔ)雄厚、電路功能集成度高、成本優(yōu)勢明顯、性能水平較高等因素,表現(xiàn)出非常高的FOM,使其在無線通訊等領(lǐng)域占據(jù)了重要的地位。早在1990年代初,硅基器件的性能水平就已經(jīng)達到1~10GHzRF應(yīng)用領(lǐng)域的技術(shù)要求。近15年來,CMOS、BiCMOS以及SiGeHBT的fT(單位電流增益頻率,代表器件水平的典型參數(shù))穩(wěn)步提高。直到最近,CMOS研制器件的性能水平還滯后于SiGeHBT。但現(xiàn)在,CMOS器件的研制水平已超過SiGeHBT,其fT已達到400GHz。然而,這一紀錄是在特征尺寸為10nm的實驗室條件下達到的,而具有相當水平的SiGeHBT是在特征尺寸接近100nm時達到的。這一特征尺寸已是目前半導(dǎo)體工藝技術(shù)的生產(chǎn)水平。雖然Ⅲ-Ⅴ族的HEMT器件具有更高的fT,但CMOS和SiGeHBT更容易與當今的VLSI數(shù)字電路集成,因此更具有應(yīng)用前景。3.1器件的工藝和模擬方法用于模擬集成電路的CMOS器件,其性能水平也會隨著數(shù)字電路CMOS工藝技術(shù)按比例縮小尺寸的趨勢而得到提升。CMOS晶體管的最大截止頻率fT與器件的溝道長度成反比,當工藝技術(shù)節(jié)點達到65nm時,fT可達到200GHz。相比而言,目前的系統(tǒng)應(yīng)用大多處于7GHz的水平,而這時的LNA的噪聲系數(shù)也可以維持在相當?shù)偷乃健MOS器件的fT在穩(wěn)步提高,器件的溝道長度也在不斷減小,因此,RF電路的整個頻率特性將穩(wěn)步持續(xù)發(fā)展。RF電路現(xiàn)在和將來面對的最大問題是工作電壓不斷減小。根據(jù)近幾年人們對許多器件的研究,得出一個基本的結(jié)論,器件的fT與工作電壓之積基本上為一常數(shù),而這一常數(shù)主要由器件的帶隙基準決定。對于硅器件來說,其乘積大約是200V·GHz。根據(jù)最近的國際半導(dǎo)體技術(shù)路線圖(ITRS),隨著器件特征尺寸進一步按比例縮小,大約1V的最大工作電壓將深入到45nm的工藝技術(shù)節(jié)點,所對應(yīng)的常數(shù)值要大于以前ITRS所給出的值,也就是說,在相同的電壓下,器件的fT有較大的增幅。這也許對實現(xiàn)高性能的模擬電路來說是一件好事,但綜合考慮各方面的性能參數(shù),大多數(shù)模擬電路還不能達到如此高的性能。實現(xiàn)高信噪比(SNR)模擬電路是一個更加嚴峻的挑戰(zhàn)。許多模擬電路經(jīng)常用到的差分采保電路的信噪比可以表示為:SNR=CV2pppp2/4kT式中,C是采樣電容,Vpp是正弦波信號的差分峰值電壓,k是玻爾茲曼常數(shù),T是絕對溫度。由于信噪比會隨信號幅度而減小,那么,要在低的工作電壓下維持相同的信噪比,就必須增大采樣電容。然而,這會導(dǎo)致功耗的增加,或信號帶寬的減小。因此,維持中等程度的信噪比而增加信號帶寬是可行的,但要提高信噪比就比較困難。這種情況對于幾乎所有的模擬電路來說都是常見的,如A/D轉(zhuǎn)換器、濾波器、VCO等,都存在這種問題。低工作電壓的模擬電路會因為有許多晶體管需要級聯(lián)而存在更為嚴重的凈空問題。CMOS開關(guān)也存在嚴重的問題。CMOS開關(guān)的源結(jié)點與輸入端相連接,當信號電壓大約是工作電壓的一半時,導(dǎo)通電阻會達到一個最大值。MOS管的常規(guī)閾值電壓大約是0.2V,但它會因背柵效應(yīng)、工作環(huán)境溫度降低、工藝條件存在偏差等增加到0.4V。這樣一來,當工作電壓為1V時,只有0.1V的電壓能作為有效的柵電壓。因此,一個MOS開關(guān)在低工作電壓下不能得到足夠低的導(dǎo)通電阻。其他問題還有因漏極電阻減小而導(dǎo)致放大器增益減小和噪聲系數(shù)增加。90nmMOS晶體管的增益最多為10,與常規(guī)的0.35μmCMOS工藝相比,采用進一步按比例縮小特征尺寸的方法來設(shè)計高增益放大器顯得更加困難。另外,還必須考慮VT失配的增加。但失配的增加程度不明顯,而且還可以通過電路技術(shù)加以補償。盡管存在以上問題和挑戰(zhàn),RFCMOS器件近幾年的性能水平一直在穩(wěn)步提高,只是相對于數(shù)字器件來說,其發(fā)展速度有所減緩。因為數(shù)字工藝技術(shù)已達到60nm、45nm,甚至32nm;研制水平更是達到了10nm,器件水平也達到了相當高的水平。3.2碳摻雜器件的工作原理在過去的幾年里,SiGeHBT器件的性能有了長足的進步。2003年的ITRS也顯示了SiGe雙極器件的發(fā)展勢頭。SiGe雙極器件性能水平的提高仍然與CMOS器件一樣,得益于按比例縮小橫行尺寸和縱向尺寸。雙極晶體管的fT可以表示為fT=1/2πτf式中,τf是雙極晶體管的渡越時間,它主要與晶體管的發(fā)射極電容和電阻、集電極的電容和電阻、基區(qū)寬度等相關(guān)?；鶇^(qū)寬度縱向尺寸減小時,fT會得到顯著提高。在傳統(tǒng)的硅雙極器件中,基區(qū)由離子注入形成,進一步減小基區(qū)寬度已達到極限,這是因為離子注入不能提供靈活的摻雜分布,它的摻雜分布是散漫的,注入的深度和峰值濃度不能兩者兼顧。而SiGe的外延技術(shù)則可提供任意的基區(qū)摻雜分布。Ge合金可在基區(qū)中產(chǎn)生一電場,大大提高載流子通過基區(qū)的速度。最近,有研究人員增加了一道碳摻雜工藝,可以固定住先前的摻雜分布,以防止這些摻雜分布在后續(xù)工藝中被破壞。這些技術(shù)上的進步促進了基區(qū)寬度的進一步縮小,從而大大提高了fT。除了縱向尺寸縮小外,對發(fā)射極的寬度進行橫向尺寸縮小也提高了SiGe器件的性能。雖然減小發(fā)射極尺寸不能直接影響fT,但它減小了功耗,提升了fmax,還減小了噪聲。特別要提到的是噪聲電阻,它是衡量噪聲對源阻抗的靈敏度。放大器達到最大增益時的源阻抗不同于達到最低噪聲時的源電阻,所以,一個低的噪聲電阻就很容易同時達到低噪聲和高增益。而雙極器件比CMOS器件具有更低的噪聲電阻,因此,即使它們具有相近的最小噪聲系數(shù),但雙極器件所具有的較低的噪聲電阻將使它比CMOS器件更容易實現(xiàn)低噪聲高增益LNA。大信號性能和擊穿電壓是RF器件必須考慮的重要因素。對于發(fā)射電路來說,這兩個因素更加重要,這是因為發(fā)射電路離不開驅(qū)動器和功率放大器。在這方面,SiGe器件的路線圖比CMOS器件的路線圖更有希望,因為每一代新的SiGe技術(shù)都有工作在更高電壓下而呈現(xiàn)更高性能的器件。這一現(xiàn)象與CMOS器件形成鮮明對比,因為現(xiàn)代的CMOS器件只能通過減小電源電壓來提高性能。每一代新技術(shù)隨著電源電壓的減小,使集成高電壓大功率器件變得更加困難。而SiGe容易集成高電壓器件是因為高速雙極器件的集電極通常是實施靈巧的離子注入,從而獲得盡可能高的速度。要做到這一點,起始點必須是具有相對輕摻雜背景的集電極。這樣就很自然地制作出了高電壓器件,而無需額外的集電極摻雜,通常情況下,也無需增加工藝步驟。通過優(yōu)化這一輕摻雜集電極,在每個工藝技術(shù)節(jié)點上都可以得到恰當?shù)碾娞匦浴iGe得益于每次工藝技術(shù)節(jié)點因縱向尺寸和橫向尺寸縮小而產(chǎn)生出高速器件,其fT、功率增益、線性度都有提高。因此,不增加工藝步驟而只做簡單的優(yōu)化工作,就可集成高電壓雙極器件,從而獲得高性能的電路,也就是說,在每一個新的工藝技術(shù)節(jié)點上,集成在一起的高壓器件和低壓器件都能獲得性能的提高。SiGe技術(shù)可以很容易地集成功率驅(qū)動器和功率放大器這一特點,將會繼續(xù)擴大RFSiGeBiCMOS器件同RFCMOS器件的差距?？偟恼f來,不管是RFSiGeHBT,還是RFCMOS,它們的性能水平都在持續(xù)提高;盡管這兩種技術(shù)對RF技術(shù)的貢獻有差異,但它們都會在通訊應(yīng)用市場領(lǐng)域找到各自的用武之地。3.3寬帶lna的開發(fā)Si基器件在通訊應(yīng)用領(lǐng)域中的突出表現(xiàn)是低噪聲放大器。十多年來,隨著按比例縮小尺寸技術(shù)的不斷發(fā)展,CMOS柵長越來越短,柵氧化層越來越薄,雙極晶體管的基區(qū)厚度越來越薄,SiGe基區(qū)帶隙工程的引入也大大減小了基區(qū)電阻。所有這些技術(shù)進步都顯著提高了硅基器件的fT和fmax,它們的性能水平已能在1GHz以上與GaAs競爭,而十年前是很難與GaAs抗衡的。能與GaAs抗衡的硅基電路首先出自小信號應(yīng)用,如LNA、混頻器等。硅基LNA經(jīng)過十多年的發(fā)展,已從早期的1GHz水平發(fā)展到目前的10GHz以上。在10GHz以下,電路各方面的性能水平已能與GaAs全面抗衡,其性能價格比甚至超過GaAs。目前,LNA在通訊系統(tǒng)中比較熱門的應(yīng)用是超高寬帶標準(UWB)。美國聯(lián)邦通訊委員會(FCC)于2002年2月批準了UWB標準,覆蓋的頻率范圍從3.1~10.6GHz。UWB接收器與傳統(tǒng)的RF接收器差別不大,一種典型的結(jié)構(gòu)是按處理信號的順序,依次為:(天線)→LNA→混頻器→低通濾波器→LNA→ADC→DSP。其中,大多數(shù)電路可以利用現(xiàn)有的技術(shù),但關(guān)鍵部分,如LNA、混頻器等,必須重新開發(fā)?，F(xiàn)行的RF系統(tǒng)使用了較窄帶寬的LNA和混頻器,不能使用在UWB中。先前的寬帶LNA一般為混合電路板級設(shè)計水平,通常見于基站或雷達系統(tǒng)中,很難發(fā)現(xiàn)它們有芯片級的設(shè)計。LNA處于UWB無線電系統(tǒng)的前端,其作用非常關(guān)鍵。LNA必須在UWB所要求的整個帶寬內(nèi)維持良好而穩(wěn)定的頻帶特性。其設(shè)計目標應(yīng)滿足:1)足夠的增益,以便抵消后級,如混頻器、低通濾波器、ADC等所產(chǎn)生的噪聲;2)能適應(yīng)大信號處理,即具有較低的失真和大的動態(tài)范圍;3)在整個頻帶范圍內(nèi)能對輸入源具備恰當?shù)淖杩蛊ヅ?以保證最大的功率傳輸,從而改進噪聲系數(shù)和線性度;4)低功耗。自UWB標準發(fā)布以來,研究人員開展了大量的研究工作,嘗試了多種電路結(jié)構(gòu)。分段式放大器可以達到最大的帶寬,但噪聲系數(shù)通常較高。在共基極輸入的LNA和常規(guī)的旁路電阻反饋LNA中,也存在同樣的問題。帶電感負反饋的共射共基LNA雖然具有極低的噪聲系數(shù),但它只能在較窄的頻帶內(nèi)與50Ω阻抗匹配。研究人員還采用了在LNA輸入端布置片上LC階梯濾波器的方法來提高帶寬。但該方法也有一些缺點,包括芯片尺寸較大、電路集成度增加、噪聲系數(shù)增加等。2004年,F.TOUATI等人采用0.35μmSiGeBiCMOS工藝,研制出性能參數(shù)指標全面符合UWB標準的LNA。在3.1~10.6GHz的頻帶內(nèi),增益達到3.8~15.5dB,噪聲系數(shù)最大5.5dB,功耗僅為6.6mW。在UWB應(yīng)用中,增益在整個頻帶內(nèi)保持穩(wěn)定比增益本身的大小更重要。這是因為增益的變化會導(dǎo)致信號失真,信號頻譜分量在整個帶寬內(nèi)放大倍數(shù)不一樣。通過調(diào)節(jié)放大器的偏置電流,可以優(yōu)化放大器的增益平坦度,較理想的情況是8.7dB±0.8dB。該電路是同期UWBLNA中整體性能水平位居前矛的電路。2006年,LUYuan等人研制出更高水平的UWBLNA。他們采用的是目前世界上最先進的模擬集成電路工藝技術(shù),即IBM公司的第二代SiGeBiCMOS工藝。這是一個商用SiGe技術(shù)平臺,其特征尺寸為180nm,HBT的fT和fmax分別為120GHz和100GHz,BVCEO為2.0V。該工藝包含有效溝道長度為0.11μm的1.8V硅CMOS,整套無源元件,7層金屬化,具有淺槽和深槽隔離,25%的峰值Ge含量,緩變UHV/CVD外延SiGe基區(qū)等。除了先進的工藝技術(shù)外,還對電路結(jié)構(gòu)進行了精心設(shè)計。對以前共射共基放大器存在的問題,采用了一些技術(shù)手段;針對UWB應(yīng)用要求,對電路進行了優(yōu)化調(diào)試,具體技術(shù)措施有:1)在輸入晶體管的基極和發(fā)射極之間增加一個旁路電容;2)輸入端采用弱化的旁路電阻反饋;3)輸出采用電感負反饋。電路經(jīng)過優(yōu)化后,達到了非常高的性能水平。該電路為集成了電感的單片集成電路,其中基極和發(fā)射極電感非常小,可以用線電感實現(xiàn),而負載電感為螺旋電感,占用芯片面積較大。電路芯片總面積0.8mm×0.9mm。電路在3.3V電源下工作,偏置工作電流7.8mA。帶寬為0.1~13.6GHz,大于UWB的帶寬要求。在3.0GHz時,測得的最小噪聲系數(shù)為1.8dB,在高頻10GHz時,測得的噪聲系數(shù)為3.1dB。該電路所達到的噪聲系數(shù)水平是目前文獻報道的UWBLNA的最高水平。3.4sigehbt器件硅基器件在小信號無線應(yīng)用中取得了顯著的成績,在10GHz以下的無線應(yīng)用領(lǐng)域,大有取代GaAs之勢;但在大信號應(yīng)用領(lǐng)域,如功率放大器等方面,卻不太理想。近幾年,隨著CMOS器件、SiGe器件等性能水平的不斷提高,硅基器件逐漸進入RF功率放大器等應(yīng)用領(lǐng)域。早在20世紀90年代中期就已有硅基RF功率放大器的報道。SiGe器件方面,A.SCHUPPEN等人研制出1W1900MHzSiGe功率器件。CMOS方面,B.BALLWEBER等人研制出900MHzCMOS功率放大器。必須指出的是,在此之前,已有具有一定市場的LDMOS功率器件,但它不能采用標準的CMOS工藝技術(shù),而且集成度也沒有CMOS器件高,因此在系統(tǒng)集成方面有較大的局限性。近年來,CMOS和SiGeHBT功率放大器的工作頻率已超過8GHz,SiGeHBT器件的輸出功率達到250mW,CMOS器件達到15mW。在2.4GHz波段的無線應(yīng)用中,已廣泛采用硅CMOS功率放大