折疊共源共柵放大器的零極點分析

哈爾濱工業(yè)大學工學碩士學位論文哈爾濱理工大學學士學位論文-PAGEIII--折疊共源共柵放大器的零極點分析摘要運算放大器是模擬集成電路中最重要的單元電路，在各種模擬電路和數(shù)模混合電路中得到了廣泛的應用。近年來，以電池作為電源的微電子產(chǎn)品得到了廣泛使用，因而對放大器性能的要求亦逐漸增加。通過分析零極點可以分析出放大器工作特性，零極點的分析需要借助傳輸函數(shù)，在傳輸函數(shù)中，取其分子為零，可得零點，取其分母為零，可得極點，而傳輸函數(shù)則需要通過分析小信號模型等效電路得到。零點、極點可以看成是電路分析中抽象出來的輔助方法，因而可以通過零極點分析電路動作特征。本論文主要研究折疊共源共柵放大器的零極點產(chǎn)生機理，對于放大器的零極點而言，其產(chǎn)生跟放大器的寄生電容，以及本身需要的節(jié)點與節(jié)點之間的電容，還有負載電容跟電阻有關。當電容或者電阻發(fā)生變化時會影響到放大器的工作特性?；谝陨显恚疚暮喴治隽水敺糯笃鬏敵龆思虞d一個大負載電容，在放大器進入穩(wěn)定工作狀態(tài)瞬間，其輸出端會產(chǎn)生一個尖峰電流，這種電流的存在會影響電路的正常工作。本文運用運放零極點相關原理和解決手段，根據(jù)分析這種現(xiàn)象的原因是，極點發(fā)生變化，為了抑制極點變化，可以在運放輸出端與負載電容之間加載一個電阻，讓該電阻與負載電容組成STC網(wǎng)路，分離極點。關鍵詞放大器；零極點；尖峰電流PAGEII---Pole-zeroAnalysisOfFoldingCommon-sourceAndCommon-gateAmplifierAbstractAnalogICopampisthemostimportantunitcircuit,hasbeenwidelyusedinvariousanalogcircuitsanddigital-analoghybridcircuit.Inrecentyears,thebatteryasapowersourcemicroelectronicproductshavebeenwidelyused,andthustheamplifierperformancerequirementsarealsoincreasing.Byanalyzingthepole-zeroamplifieroperatingcharacteristicscanbeanalyzed,pole-zeroanalysisneedsthetransferfunction,thetransferfunction,whichevermoleculeiszero,wegetzerowhicheverdenominatoriszero,wecangetthepole,andthetransferfunctionisrequiredByanalyzingsmall-signalequivalentcircuitmodeltoget.Zero,polecircuitanalysiscanbeseenasanauxiliarymethodintheabstract,itispossibleactionbythepole-zeroanalysiscircuitcharacteristics.Inthisthesis,atotalcommon-gateamplifierfoldedpole-zerosourcegenerationmechanism,thepole-zeroamplifier,itscapacitanceisgeneratedbetweentheparasiticcapacitancewiththeamplifier,andthenodewiththenodeitselfneeds,aswellastheloadcapacitancewithresistancerelated.Whenthecapacitanceorresistancetochangewillaffecttheoperatingcharacteristicsoftheamplifier.Basedontheaboveprinciple,thepaperanalyzes,andwhentheoutputoftheamplifiertoloadalargeloadcapacitance,theamplifierintothesteadystatemoment,itsoutputwillgenerateapeakcurrent,thepresenceofthiscurrentwillaffectthenormaloperationofthecircuit.Inthispaper,thepole-zeroopamprelevantprinciplesandmeansofsettlement,accordingtotheanalysisofthereasonsforthisphenomenonisthatthepolechanges,inordertosuppressextremechangesintheoutputofopampbetweentheloadandtheloadcapacitanceofaresistor,sothattheresistanceandtheloadcapacitorsSTCnetwork,separatepoles.KeywordsAmplifiers,Pole-zero,Peakcurrent目錄摘要 =1\*ROMANIAbstract =2\*ROMANII第1章緒論 51.1課題背景 51.2課題研究的目的和意義 61.3課題的主要任務及章節(jié)摘要 71.4本章小結 7第2章CMOS運算放大器的設計基礎 82.1電路設計的基本原理 82.1.1運放大電流控制基本原理 82.1.2電流比較器基本原理 82.2MOS器件原理及模型 92.2.1MOS管的大信號模型 92.2.2MOS管的二級效應 112.2.3MOS管的小信號模型 122.3運算放大器概況及分類 142.3.1簡單的共源共柵放大器 162.3.2套筒式共源共柵運算放大器 212.3.3折疊式共源共柵運算放大器 232.4折疊共源共柵放大器輸出級設計 292.5本章小結 30第3章電路設計分析 313.1設計指標 313.2折疊共源共柵放大器的極點分析 313.3折疊共源共柵放大器的零點分析 333.4運放上電過程中的電流分析及極點分析 333.5抑制零極點漂移方案 353.6本章小結 35第4章電路仿真 364.1放大器增益 364.2放大器的靜態(tài)功耗 364.3失調(diào)電壓分析 374.4擺率（SR） 374.5共模抑制比 374.6電源抑制比 384.7電壓上升大電流仿真 394.8經(jīng)控制電路仿真結果 404.9本章小結 40致謝 41參考文獻 42附錄 44-緒論研究背景及意義自從集成電路出現(xiàn)后，因其具有很低廉的成本，很小的體積、損耗的功率小，信任度高等好處，導致了集成電路的技術得以快速發(fā)展，并且因為其集成度在快速的升高，從而讓其更加的強大，方面更多。目前，信息的進步，電子范圍的擴展，也導致了集成電路可以快速的實現(xiàn)越來越強的趨勢。集成運算放大器（IntegratedOperationalAmplifier）即集成運放，目前，運放常用于模擬IC中，因為它的特點就是具有很高的增益，決定了它在模擬IC中應用的很頻繁。運放的組成也很明確，多個放大電路共同構成了一個完整的運算放大器。運算放大器現(xiàn)在已經(jīng)在多個領域有所應用，在目前來說，運算放大器已經(jīng)是集成電路中數(shù)量最多，種類最多的。現(xiàn)今而言，集成電路了設計已經(jīng)離不開放大器，對于放大器的類型不同，功能有時也不同，比如有些放大器作為比較器來應用，但無論作為什么器件來應用，其放大器自身的特性還是需要符合要求的。對于放大器而言，極點和零點起著很重要的作用，就其中的一點增益而言，當零點先于極點，也就是零點的數(shù)值小于極點是，增益就會上升，此時的增益曲線就不是我們所期望的，所以我們要控值零極點的相對值，因而就要分析零極點產(chǎn)生的原因。就上述增益為例，可以看出分析零極點的重要性，因此，研究這一課題，還是很有價值的。國內(nèi)外研究現(xiàn)狀自1947年以來，第一個晶體管發(fā)現(xiàn)于諾貝爾實驗室，再至1958年第一塊半導體集成電路誕生，歷經(jīng)60多年的歷史，集成電路行業(yè)使得整個世界發(fā)生了變化，構成現(xiàn)代信息社會的基礎。無論是鐘表、手機、電腦、各種數(shù)字電器，還是航空航天和現(xiàn)代高科技產(chǎn)業(yè)，舞步以來與集成電路的發(fā)展和支持。以集成為主導的微電子產(chǎn)業(yè)更已成為國加發(fā)展和人類發(fā)展不可或缺的“食糧”。美國半導體工業(yè)協(xié)會（SIA）更把微電子技術稱為美國經(jīng)濟發(fā)展的驅動器。可以說集成電路帶來的數(shù)字革命已經(jīng)滲透到人類的生活的方方面面，IC產(chǎn)業(yè)已經(jīng)成為構成國民經(jīng)濟基石的支撐技術，關乎社會的發(fā)展的現(xiàn)在，也決定著未來。1975年，Intel公司創(chuàng)始人之一GordonE.Moore提出所謂“摩爾定律”：芯片的單位面積上可容納的晶體管數(shù)目每18個月便增加一倍，即芯片集成度每18個月翻一番。也就是指工藝技術的發(fā)展IC集成度的提高起著乘積的作用，使每個芯片可以集成的晶體管數(shù)量急劇增加。自從上個世紀90年代后期，工藝水平進入微米級水平開始，半導體研究者們就開始探索系統(tǒng)集成芯片技術，隨著超深亞微米工藝技術的不斷發(fā)展成熟，集成電路的超微型化發(fā)展使得更快更復雜的電路得意集成到更小型的產(chǎn)品中。1978年時，科學界普遍認為光學光刻的極限是1微米，但是到了20世紀末，這個數(shù)值已經(jīng)退進了0.05微米，也就是50納米，人們認識到摩爾定律的盡頭，也就是光學光刻的盡頭。2000年，集成電路主流技術達到0.25微米，通敵0.15和0.13微米已經(jīng)投產(chǎn)，而今的工藝水平65納米級芯片已經(jīng)發(fā)展成熟，28納米集成電路也已經(jīng)投產(chǎn)，實驗室電路已經(jīng)達到10納米級，技術的發(fā)展速度總比預計的要快?，F(xiàn)代集成電路的主要設計與制造過程包括：利用專用的設計軟件進行電路設計，由得到的設計圖對硅晶原進行加工制作成芯片成品，再對加工完畢的芯片采取各種電特性和功能性能測試封裝，經(jīng)應用開發(fā)把它們配置在系統(tǒng)上跟消費者見面。2010年以來。以汽車，石油，鋼鐵為主導的悠久工業(yè)的第一大產(chǎn)業(yè)的寶座現(xiàn)今已被以集成電路核心的電子信息產(chǎn)業(yè)所奪取。多數(shù)發(fā)達國家的國民經(jīng)濟生長的總產(chǎn)值的增長部分的65%與集成電路產(chǎn)業(yè)息息相關，甚至在美國的國際軍事防御等預算中，電子技術所占的比重也已經(jīng)達到40%以上。以上事實證明，發(fā)展具有自主知識產(chǎn)權的集成電路產(chǎn)業(yè)，已經(jīng)逐漸變成經(jīng)濟發(fā)展的關鍵因素、社會進步的堅實基礎及國家安全的根本保障。集成電路產(chǎn)業(yè)的發(fā)展設計高新領域的方方面面，以集成電路設計和集成系統(tǒng)生產(chǎn)制造為核心的微電子技術產(chǎn)業(yè)是當今世界經(jīng)濟競爭的焦點，同時也是各項科技產(chǎn)業(yè)之間的引領性科技范疇。其涉及到的領域包括：基礎半導體材料的生產(chǎn)加工；隨著集成電路設計制造技術的不斷發(fā)展而不斷更新的電路設計方法和工具研究；集成電路測試與封裝技術等等。隨著半導體集成電路朝著超大規(guī)模（VLSI）及極大規(guī)模（ULSI）的發(fā)展，逐步發(fā)展起來的集成電路自動化設計產(chǎn)業(yè)已經(jīng)逐步取代常規(guī)落后的設計手段。2013年Cadence設計系統(tǒng)公司宣布已經(jīng)勝利做到20納米系統(tǒng)級芯片流片測試，而美國科學家也第一次使用納米尺寸的絕緣體氮化硼和金量子點，完成量子遂穿效應，研究創(chuàng)作成了不包含半導體的晶體管。經(jīng)歷幾十年，電子設備逐漸變得更小，科學家們已經(jīng)把百萬計個半導體集成制作到硅片上，納米級工藝的研發(fā)陳述，各種新型材料的應用開發(fā)，將會是制造出更快捷的，耗電更少的，更致密，散熱更好的芯片。與此同時，中國電子產(chǎn)業(yè)的窘?jīng)r卻不容忽視，有專家認為中國大陸電子產(chǎn)業(yè)近乎一片空白。全球近95%的筆記本電腦，90%的臺式機，80%的手機都在中國大陸生產(chǎn)，然而中國大陸屋恩沒有電子產(chǎn)業(yè)。原因很簡單，拆開電腦手機，除了最低端的顯示器有少量大陸廠商供應，其他的任何一個零部件，包括外殼大都是外資企業(yè)制造。目前，大陸境內(nèi)的半導體制造廠非常少，二位多數(shù)上產(chǎn)線盈利能力不強，國外企業(yè)也只將封裝測試中低端緩解部分轉移到大陸境內(nèi)，而要求較高的高端設計，基礎設備和特殊的材料仍然被牢牢控制。因而發(fā)展中國自己的集成電路行業(yè)變得刻不容緩。集成電路固有的體積小重量輕，引出線和焊接點少，壽命長，可靠性高，性能好的特點，同時成本低，便于大量生產(chǎn)。所以集成芯片被廣泛應用于人類所能觸及的各個領域，再生產(chǎn)生活以及國家經(jīng)濟發(fā)展安全保障方面，至關重要。論文章節(jié)折疊式共源共柵放大器零極點分析主要包括以下幾方面工作：分析產(chǎn)生的大電流、確定所需原件，設計電路結構，還有電路的相關比較跟優(yōu)化。論文共分四章：第一章：主要講述課題背景，課題研究的目的及意義。第二章：簡要介紹CMOS放大器的基本結構，理論以及設計基礎，簡要的介紹了幾種放大器類型，選取研究所需放大器。第三章：參考國內(nèi)外技術文獻，進行折疊共源共柵放大器的零極點的具體分析，同時簡要分析當放大器為了實現(xiàn)某些功能，比如外加負載定容來濾波時，對放大器輸出的影響，以及零極點分析。將放大器的自身正常工作狀態(tài)下的零極點，與加上負載電容的零極點進行對比，分析得出解決方案。第四章：采用HSPICE等仿真工具對設計出電路所需的基本元件，總體電路進行仿真驗證。CMOS運算放大器的設計基礎該章節(jié)主要介紹了電路設計的原理和模型，包含其所需原件的原理模型，從最基本的MOS管的開始，介紹了電流比較器，模擬設計的八邊形法則，設計的總體框圖，各類放大器的工作特性，優(yōu)缺點，確定最后的電路模型。2.1電路設計的基本原理運放大電流控制基本原理對于用運放上電過程中，電源電壓從0增加到穩(wěn)定值時，該過程中負載電容充電，在放大器到達穩(wěn)定工作狀態(tài)的瞬間，由于外加大電容負載會導致放大器本身的相位特性，分析此時電路的零極點，可得極點向前偏移，電流瞬時增大，更會使得電路產(chǎn)生自激震蕩。為了消除這個影響，我們需要在放大器輸出端與電容之間加載一個電阻，分離電容對電路極點產(chǎn)生的影響。電流比較器基本原理電流比較器是根據(jù)電壓比較器得來，在此介紹電壓比較器的工作原理，即可得電流比較器的工作原理。電壓比較器是差分運用運算放大器得來，當差分放大器處于開環(huán)狀態(tài)時，即為電壓比較器。運放由兩個輸入端，正相輸入端和反相輸入端，當正相輸入端的電壓大于反向輸入端的電壓時，即VA>VB時，輸出電壓Vout為1，當正相輸入端電壓小于反相輸入端電壓，即VA<VB時，輸出電壓Vout為0。如圖2-1所示：圖2-1比較器原理圖MOS器件原理及模型想要得到設計所需的MOS管的尺寸，除了知道設計所需要的各類參數(shù)，還需要根絕實際情況仿真模擬得出結果，這就要利用設計仿真軟件得到：HSPICE、Cadence等。但在仿真模擬之前，也學要手動計算出所需參數(shù)的理想值，這就必須了解必要的半導體器件知識，特別是MOS器件的原理和模型。下面是MOS管的基本原理和模型介紹。a）四端口b）三端口圖2-2MOS管子符號通過2-2展現(xiàn)的電路圖，其中每個電路均都有著其各自的作用。圖中前兩個表示為四端口電路，因為其比后兩個MOS器件多了一個襯底連接，同樣可知道后兩個則表示為三端口連接，四端的符號各有其代表含義，其中S端表示為電路的源級，G端表示為電路的柵極，D端表示為電路的的漏極，最后B端是電路的襯底。PMOS和NMOS的區(qū)別在于，PMOS的襯底一般用于連接電路的電源，而NMOS的襯底則要和電路的地端相接。襯底和源級相接不會產(chǎn)生背柵效應，而大多數(shù)電路都會選擇將襯底接在最高或最低點。為了電路的需要，以下的電路圖都會用三端口形式來表示。當我們做出一個基本電路后，為了能夠更有效地去計算各種各樣的參數(shù)值，通常說。我們會畫出該電路的小信號模型，利用小信號可以方便于我們?nèi)ビ嬎惴治鑫覀兊碾娐肥欠襁_到我們的標準。由于小信號的模型是根據(jù)電路所設計出來的，所以它的各項值都可以視為是準確一致的。舉個例子來說，如圖2-3所示，可以仔細分析[1]。2.2.1MOS管的大信號模型NMOS管的輸出特性曲線，如圖2-3所示，根據(jù)輸出特性曲線，NMOS可分為三個工作狀態(tài)：線性區(qū)，飽和區(qū)，截止區(qū)。1．截止區(qū) （2-1）滿足式（2-1）條件，即柵源電壓小于閾值電壓，當柵源電壓不夠大時管子沒法形成導電溝道，即MOS管不導通，此時的MOS管處于開路狀態(tài)，漏一源電流Ids（ID）表達式為： （2-2）2．飽和區(qū) （2-3）滿足式（2-3）條件時，溝道從形成到夾斷，因為當漏源電壓大于過驅動電壓時，NMOS管溝道被夾斷，此時漏-源電流Ids幾乎不變，其電壓電源（V-I）特性如（2-4）式所示： （2-4）3．線性區(qū) （2-5）滿足式（2-5）條件時，此時的漏源電壓小于過驅動電壓，溝道形成，但沒有被夾斷，此時NMOS管工作在線性區(qū)，其電壓電源（V-I）特性如式（2-6）所示： （2-6）圖2-3NMOS管輸出特性表2-1放大器相關參數(shù)Ids漏-源電流VDS漏-源電壓VGS柵-源電壓Vth閾值電壓μn（NMOS管）溝道表面電子遷移率Cox單位面積柵氧化層電容W晶體管柵極寬度L晶體管柵極長度2.2.2MOS管的二級效應上述分析中，運用很多理想化假設，但是這些理想化假設在很多現(xiàn)實情況中是不完全符合的，下面就將介紹三個模擬電路中不可或缺的二級效應：體效應，溝道長度調(diào)制效應，亞閾值導電性。這些效應影響著電路的正常工作狀態(tài)。1．體效應當襯底與源級之間的電壓差VSB不為零時就會產(chǎn)生體效應，也可稱之為背柵效應，此時MOS管的閾值會發(fā)生下式所顯示的變化： （2-7）如上式可以看出，背柵效應的存在會給閾值電壓產(chǎn)生影響，當襯底與源級之間的電壓增加時，閾值電壓也會隨之增加，反之，則降低。而此效應的存在，會使得電路設計變得越來越復雜，給電路設計帶來困難。式（2-7）中個參數(shù)的含義是：表2-2MOS管參數(shù)含義VSB源襯電壓Vth0VSB為零時的閾值電壓（即體效應為零時的閾值電壓）γ體效應系數(shù)ΦF飽和溝道表面電位2．溝道長度調(diào)制效應如圖2-2所示，當漏源電壓逐漸增加時，電子的活動性增加，但是此時由于柵級電壓過大，會使得所產(chǎn)生的溝道夾斷，此時漏源電流Ids不會再像之前一樣變化很快，而是僅會有一點點增加，這種現(xiàn)象叫“溝道長度調(diào)制效應”。由于溝道長度調(diào)制效應的影響，飽和區(qū)的電壓電流（V-I）特性如式（2-8）所示： （2-8）式（2-8）中，溝道調(diào)制效應參數(shù)λ，用來代表當漏源電壓VDS變化時對溝道產(chǎn)生的影響參數(shù)，其中λ值很小。在溝道長度調(diào)制效應的影響下，電路設計中的柵的長度需要根據(jù)具體情況來確定，或大或小，不能單靠簡單的理論論斷。3．亞閾值導電在分析MOS管時，我們一直把其工作特性看成理想狀態(tài)來分析，但是實際情況卻不是這樣，在柵源電壓小于閾值電壓時，我們認為MOS管不導通，但實際情況是，當柵源電壓跟閾值電壓相等時，此時也由會由一個弱的反型層存在，產(chǎn)生了漏源電流，當柵源電壓小于閾值電壓時，MOS管也漏源之間也是會有很小的電流存在，該電流值跟柵源電壓成指數(shù)關系。此為亞閾值導電特性。當VDS>200mV左右時，這一效應可用公式（2-9）表示為： （2-9）式（2-9）中，ξ>1是一個非理性因子，Vth=kT/q，常溫下約26mV。此時器件工作在弱反型區(qū)。2.2.3MOS管的小信號模型當我們做出一個基本電路后，為了能夠更有效地去計算各種各樣的參數(shù)值，通常說。我們會畫出該電路的小信號模型，利用小信號可以方便于我們?nèi)ビ嬎惴治鑫覀兊碾娐肥欠襁_到我們的標準。由于小信號的模型是根據(jù)電路所設計出來的，所以它的各項值都可以視為是準確一致的。利用大信號模型得出的直流偏置點，在直流偏置點附近的很小的信號變化，利用該變化計算其他參數(shù)。圖2-4是完整的MOS管小信號模型[1]。圖2-4完整的MOS管小信號模型圖中： （2-10） （2-11） （2-12）表2-3小信號模型參數(shù)含義：ro輸出電阻gm飽和區(qū)跨導gmb襯底效應跨導CSB源-襯底耗盡層電容CDB漏-襯底耗盡層電容CGS柵一源電容CGB柵一襯底電容CGD柵-漏電容通過手動計算理想的參數(shù)值，需要根據(jù)電路得出其簡化電路，也就是小信號模型。圖2-5所示為簡化模型。圖2-5MOS管簡化小信號模型模擬電路設計的八邊形法則：增益、速度、功耗、電源電壓、噪聲、電壓擺幅、輸入輸出阻抗等為運放的主要性能參數(shù)。模擬電路設計的八邊形法則如下圖2-6所示：噪聲噪聲線性功耗輸入/輸出阻抗增益電源電壓速率電壓擺幅圖2-6模擬電路八邊形法則設計一個運放時，需要全面考慮其主要性能參數(shù)，因為這些參數(shù)中的很多是相互影響，相互制約的，故而設計統(tǒng)籌兼顧，全面優(yōu)化。如圖“模擬電路設計的八邊形法則”所示，參照下圖的結構，更明確地看出設計所在的重點及難處，此時就需要一個比較這種的方案，來使得各個參數(shù)都能達到理想值[1]。2.3運算放大器概況及分類運放的電路有很多種，每一種不同的運放都有不同的作用及其功能，我們需要根據(jù)自己所設計的電路去選擇適合自己電路的不同的運放。運放的作用顧名思義就是用來提高電路的增益，很多情況下，由于運放的不足之處使得，我們需要對運放設計進行二級放大，二級放大的作用在于使得該電路的增益獲得更高的增益，因此我們需要選好一個電路的運放，避免電路的不必要浪費。如下圖2-7所示就是一個二級運放的電路圖。圖2-7常用的兩級運算放大器的框圖圖2-7的框圖，描述了運放的重要組成部分。雙極型運放和CMOS運放在結構上非常相似，但是現(xiàn)今所用的放大器大多為CMOS運放[3]。輸入級：結構主要為差分電路結構，在某些情況下還會提供一個差分到單端的變換。根據(jù)差分電路的的對稱性，可以使得電路有一個大的共模抑制比，降低噪聲，減少失調(diào)性能對電路的影響。增益級：使電路產(chǎn)生一個更高的增益。在電路所生成增益不足以滿足電路要求時，可以使用該級。輸出級：輸出級一般由源極跟隨器或推挽放大器組成，用于降低輸出電阻，維持大的信號擺幅。偏置電路：主要用于為每只晶體管建立適當?shù)撵o態(tài)工作點。補償電路：在運算放大器加負反饋時，保持整個電路工作的穩(wěn)定。在理想情況下，運算放大器具有無限大的差模電壓增益、無限大的輸入電阻和零輸出電阻。但是現(xiàn)實情況下，運算放大器的性能只能接近這些值。圖2-8顯示了運放的電路符號：圖2-8運算放大器的符號圖2-8中，“－”表示反向輸入端，“+”表示同向輸入端。在非理想狀態(tài)下，輸出電壓，的表達式為： （2-13）表示開環(huán)差模電壓增益；和分別是作用在同相端和反向端的輸入電壓。在運放的增益足很大時，運放電路外加的負反饋電路后，其輸入與輸出形成反饋回路，而輸入端口就形成了零子端口，外接入端口的電壓為零時，輸出亦為零。在圖2-6中，假設： （2-14） （2-15）那么： （2-16）下圖2-9展示了一個由運放所構成的電壓放大器，輸入端接電壓根據(jù)運放特性，得到輸出端一個放大了的電壓。圖2-9用運算放大器構成的電壓放大器輸出電壓通過R2接至反向輸入端，形成負反饋通路，用來控制放大器工作在穩(wěn)定狀態(tài)，輸入加在同相輸入端時，輸出電壓與輸入電壓方向相同，加在反相輸入端時，輸出電壓與輸入電壓方向相反。當只提供輸入信號Vinp，此時Vinn=0，輸入點壓接在同相輸入端，此時電壓放大器稱為同向放大器。當只提供輸入信號Vinn時，此時Vinp=0，輸入電壓接在反相輸入端，此時電壓放大器稱為反向放大器[4]。20多年前，為了適應各種各樣的不同的電路設計與要求，很多放大器被制造成各種通用模塊，以便更好，更方便的應用。有時盲目追求某個單獨的高指標，會造成其他指標的不符合，而這些是很不希望看到的。與此相反，今天的運算放大器設計不再盲目的追求單項指標，而是方各項指標的綜合考慮，在尋求高增益的情況下，帶寬，擺率，低功耗等也會有很好的適應值。放大器主要有差分放大器，共源共柵放大器，套筒式共源共柵放大器，折疊共源共柵放大器等。2.3.1簡單的共源共柵放大器圖2-10為共源共柵放大器結構，英文俗稱cascode。簡要分析該結構，單看M1管，也就是將M1管的漏極看作輸出端空載，此時即為共源結構，單看M2管，將其源端以下結構看成輸入級，該結構即為共柵結構。將兩個結構合并在一起，就是共源共柵結構放大器，其中流經(jīng)M1和M2的電流相等。圖2-10簡單的共源共柵放大器下面來分析圖2-10共源共柵結構的偏置條件。為了保證M1工作在飽和區(qū)，必須滿足Vx≥Vin－VTH1。假如M1和M2都處于飽和區(qū)，則Vx主要由Vb決定：Vx=Vb－VGS2。因此，Vb－VGS2≥Vin－VTH1。為了保證M2飽和，必須滿足Vout≥Vb－VTH2，如果Vb的取值使M1處于飽和區(qū)邊緣，則Vout≥Vin－VTH1+VGS2－VTH2。從而保證M1和M2的過驅動電壓與M1和M2工作在飽和區(qū)的最小輸出電平相等。也就是說，電路中M2管的增加，會使電路的輸出擺幅減小，減小的量至少為M2的過驅動電壓。我們也說成M2“層疊”在M1上[17]。圖2-11是考慮共源共柵小信號模型所得出的小信號等效電路，要使電路正常工作，首先要確保兩個晶體管都工作在飽和區(qū)。如果，即忽略溝道調(diào)制效應，根據(jù)小信號模型可看出，共源共柵放大器的輸出電壓增益僅僅跟M1管，也就是共源結構有關，與M2無關。共源共柵放大器的增益等于共源結構的增益。圖2-11共源共柵結構的小信號等效電路共源共柵放大器的一個最為重要的特性：輸出電阻很大。根據(jù)圖2-12所示，來計算共源共柵放大器的輸出電阻。圖2-12共源共柵結構輸出電阻的計算為了計算輸出電阻Rout，將M1管近似看成是一個阻值為ro1的電阻，可將電路看成是帶有源級負載電阻的共源級放大電路，該電路的輸出電阻計算公式為如下（2-20）所示： （2-20）（具體推導從略），可得： （2-21）假設，可得： （2-22）由上式可以看出，M2存在使得M1的輸出阻抗得到明顯的提高，從原來的(gm2+gmb2)ro1，變?yōu)楝F(xiàn)在的(gm2+gmb2)ro2ro2。雖然共源共柵接狗會帶來打的輸出阻抗，但是由于太多共源共柵結構需要很大的電壓，而打的電壓也是很難得到，因而不會采取太多個共源共柵結構。下圖2-15是帶電流源負載的共源共柵結構。圖2-13帶電流源負載的共源共柵結構電路分為兩種，一種是線性電路，另一種就是非線性電路。共源共柵電路就屬于線性電路，其增益的計算公式為-GmRout，Rout即為本電路的輸出電阻，由于材料的本身限制，所以該電路的Gm為不可變得數(shù)值，當我們需要增加電路的增益時候，則必須要增加電路的輸出電阻。我們一定要學會熟練明確的應用運放來增加電路的增益[1]。下面來計算圖2-13電路的電壓增益。因為M1產(chǎn)生的小信號電流中的一部分被電阻ro1分流到地，電路中實際的Gm要略微小于gm1，如圖2-14所示。分析圖2-14可得： （2-23）因此整體的跨導為 （2-24）由式（2-21）可知 （2-25）由輔助定理，電壓增益為 （2-26）將式（2-24）和（2-25）代入式（2-26）可得 （2-27）假設，那么 （2-28）圖2-14帶電流源負載的共源共柵結構的電壓增益的計算共源共柵結構不一定起放大器的作用。這種結構的另一種普遍應用是構成恒定電流源，高的輸出阻抗提供一個接近理想的電流源[16]。如圖2-15所示。圖2-15PMOS共源共柵結構組成電流源負載2.3.2套筒式共源共柵運算放大器運算放大器分為單端輸出放大器，雙端輸出放大器，下圖2-16所示的（a）和（b）分別表示套筒式運放的單端輸出和雙端輸出，套筒式運放電路雖然具有很高的電壓增益，但是隨之而來的犧牲確實不容忽視，例如電路的擺幅減小，極點增加。套筒式運放和折疊式運放兩者相比，在同等條件下前者比后者的輸出擺幅要小些。在圖（b）電路中，輸出端電壓最小值為：Vout=VOD3+VOD1+VCSS，輸出端電壓最大值為：Vout=VDD－|VOD7|－|VOD5|。因此運算放大器每一邊的兩峰值之間的擺幅為：VDD－（VOD1+VOD3+VCSS+|VOD7|+|VOD5|）。a）單端輸出b）差動輸出圖2-16套筒式共源共柵運算放大器作為套筒式運算放大器，高的電壓增益為其顯著優(yōu)點，但是其很難應用輸入與輸出短路的方式實現(xiàn)單位增益緩沖器，因而其職能作為放大器來應用。該為套筒式運算放大器的另一個缺點。如圖2-17所示。下面來分析其原因：為了使電路正常工作，就要求M2和M4都工作在飽和區(qū)，條件是Vout≤Vx－VTH4還有Vout≤Vb－VTH4。由于Vx=Vb－VGS4，所以Vb－VTH4≤Vb－VGS4+VTH2。這個輸出電壓的范圍只等于VTH4－（VGS4－VTH2），雖然通過把M4的過驅動電壓，減到最小，可以使這個電壓范圍最大，但總是小于VTH2[1]。圖2-17輸入與輸出短路的套筒式共源共柵運放接下來要計算圖2-16（b）的電壓增益，可以利用“半邊電路”的概念簡化電路模型，將電路逐漸簡化為小信號電路，分析小信號電路來簡化計算過程。由于該電路雙邊對稱故而可以構建如圖2-18所示的半邊電路，該電路分別是NMOS與PMOS的共源共柵放大器結構的級聯(lián)。圖2-18套筒式共源共柵運放的半邊電路圖2-18電路的輸出電阻為兩個共源共柵結構的輸出電阻的并聯(lián)。所以總輸出電阻為 （2-29）其中Rout1,3為晶體管M1和M3組成的共源共柵結構的輸出電阻，Rout5,7為晶體管M5和M7組成的共源共柵結構的輸出電阻，根據(jù)共源共柵放大器輸出電阻公式（2-21），可知： （2-30） （2-31）所以有： （2-32）假設，，根據(jù)上面的輔助定理有： （2-33）所以有： （2-34）可見，套筒式共源共柵的增益很大。2.3.3折疊式共源共柵運算放大器目前共源共柵放大器已經(jīng)逐漸取代了傳統(tǒng)的套筒式運放，因為共源共柵放大器的輸出擺幅明顯比它更大，而且易于對輸入與輸出進行操作如圖2-19，就是一個例子，通過實例我們可以看出這是一個PMOS的共源共柵放大器，通過它進行分析研究對比于以前的運放。圖2-19折疊共源共柵運放選擇首先計算如圖2-19顯示的折疊共源共柵運算放大器的最大電壓輸出擺幅，從圖2-19可以看出，輸出擺幅的低端為VOD3+VOD5，高端為VDD－|VOD7|－|VOD9|，因此運放每一邊的兩峰值之間的擺幅等于VDD－（VOD3+VOD5+|VOD7|+|VOD9|）。同上面介紹的圖2-16（b）的套筒式共源共柵的輸出擺幅相比，擺幅大了一個尾電流源的過驅動電壓。折疊結構的缺點為：會產(chǎn)生很大的功耗[17]，這是因為：在圖2-16中，一個偏置電流ISS供給輸入管和共源共柵管，而圖2-19中，輸入對管要求加額外偏置電流。也就是說ID5=ISS/2+ID3。下面來計算圖2-19折疊共源共柵運放的小信號電壓增益。因為共源共柵放大電路本身的對稱特性，故而應用“半邊電路”原理，可以將其運用在圖2-19電路中，得到折疊式共源共柵放大器的的半邊電路，像下圖2-20所顯示。圖2-20折疊式共源共柵的半邊電路由上面的輔助定理我們知道電壓增益： （2-35）因此為了得到運放的小信號電壓增益，我們需要計算得出Gm和Rout即可。首先我們來求Gm。把輸出短接到地上，可得圖2-21所示電路：圖2-21輸出對地短路的等效電路簡要分析上圖2-21，從M3的漏極往里看將電路等效，此時可以得出通過M3的電流即為M1的漏電流，而此時根據(jù)分析電路工作狀態(tài)，所得到電路輸出阻抗遠低于ro5||ro1，即： （2-36）因此 （2-37）再來計算Rout。接下來需要根據(jù)小信號模型的來簡化電路，如下圖2-22所示。圖2-22輸出開路等效電路根據(jù)如圖顯示，經(jīng)過分析上述電路，可以等效的把輸出的電阻看成是兩部分電阻的并聯(lián)，以節(jié)點A為分界，第一部分的輸出電阻為Rout7,9，第二部分的輸出電阻為Rout1,3。則總電阻Rout為電阻Rout7,9和Rout1,3的并聯(lián)。先來計算Rout7,9。分析電路結構可以得出M7和M9共同組成了共源共柵結構，分析共源共柵結構，根絕其定理及推導公式，可以得出輸出電阻的公式（2-22）可求得M7和M9構成的共源共柵結構的輸出電阻Rout7,9，即： （2-38）節(jié)點A下面的一部分可以看成帶負反饋電阻ro1||ro5的共源級。由帶負反饋的共源級的輸出電阻的公式（2-20），并假設gmro>>1，可得： （2-39） （2-40）將式（4-32）和（2-40）代入式（2-35）可得： （2-41）這個增益與套筒式運放的增益相比，大約小了2~3倍。原因有兩點：1．當器件的主要參數(shù)都相同時，比如：尺寸和偏置電流等，PMOS與NMOS輸入差動管兩者相比，前者所表現(xiàn)出的跨導較低。2．根據(jù)公式可看出ro1||ro5很大的影響，從共源共柵結構端和輸入結構端的兩個支路電流，共同經(jīng)過M5，這兩個之路電流減小了輸出阻抗。需要注意的是，“折疊點”（即M3和M4的源端）的極點，與套筒式結構的共源共柵的源端對應的極點相比，更靠近坐標原點。下面來分析其原因，如圖2-23所示。a）套筒式的電容b）折疊式的電容圖2-23套筒式和折疊式共源共柵運放的器件電容對非主極點的影響。在圖2-23（a）中，節(jié)點A處會有一個寄生電容Ctot，該寄生電容是由上下兩個MOS管M3和M1引起的，主要是由CGS3、CSB3、CDB1、CGD1等電容組成，當電路由（a）的單邊電路變?yōu)殡p邊電路，例如圖（b），節(jié)點A的負載電容Ctot，除了包含CGS3、CSB3、CDB1、CGD1，還有兩個大電容CGD5和CDB5，要想使電路正常工作，此時的M5的柵寬必須很大，這樣以才能使電路在小的過驅動電壓下，可以允許大電流的通過。實現(xiàn)折疊共源共柵運放結構不一定僅僅拘泥于某個種類，根據(jù)具體情況，選擇分析所用到的結構，例如除了可以用如圖2-19所示的PMOS差分對管做為輸入，還可以用NMOS差分對管做為輸入。如圖2-24所示。對于該運算放大器的電路結構的折疊點B，其對應的極點由M3的跨導以及背柵效應跨導與該節(jié)點所產(chǎn)生的寄生電容有關，即極點由和節(jié)點B的寄生電容電容的乘積決定，但是理論上來說，與極點相關的兩個乘積項的數(shù)值都比較大。在此作出分析，對于電路整體而言其中M3的跨導比較低，而M5可以提供較大的電容，為了使電路的半邊電路通過較大的電流（通過M1和M3的電流），此時要求M5必須有較大的柵寬，所以該運算放大器的折疊點B的極點與圖2-19運算放大器的折疊點的極點相比，前者的極點更低。通常情況下，一項指標的增加會導致其他指標的下降，上面所講述的運算放大器的極點變的更低，我們可能會擔心對其增益會不會有影響，經(jīng)研究表明，確實會帶來影響，但是該影響確實正向的，因為是它可以提供比圖2-19的運算放大器更高的增益，產(chǎn)生這種影響的原因是：載流子在NMOS管中的遷移率變的更大了[1]。圖2-24NMOS差分管作為輸入的折疊共源共棚運放折疊式的共源共柵運算放大器除了栓段輸出，其也可以像其他放大器一樣被設計成單端輸出，像下圖2-25所展示的。圖2-25單端輸出的折疊共源共柵運放結論：對于折疊式共源共柵運算放大器和套筒式共源共柵運算放大器來說，兩者都有優(yōu)缺點，目前還沒有十全十美的設計，都是根據(jù)特定的要求選擇比較合適的設計。折疊式共源共柵放大器的優(yōu)點是：輸出電壓擺幅較大、輸入輸出可以短接，而且共模輸入電平更容易選取。而其缺點是：電壓增益很低、電路的功耗很大，極點的頻率很低，噪聲很大[17]。尖峰電流控制電路選用折疊共源共柵放大器作為其電路放大器。2.4折疊共源共柵放大器輸出級設計折疊共源共柵放大器的電路在應用時，通常會在輸出端加一個輸出控制電路，該電路的可以降低電路某些缺點。在折疊共源共柵放大器后面加一個共漏極放大器，也叫源極跟隨器，其由兩個MOS管構成。源跟隨器結構具可以提供大電流增益以及小輸出電，因而可以起到優(yōu)化電路的目的。由于源跟隨器的輸出節(jié)點是其源級節(jié)點，因而MOS器件的工作狀態(tài)還跟體效應有關。體效應的存在使得閾值電壓K隨輸出電壓的增加而增加，進而造成其最大輸出電壓遠小于VDD。下圖2-26所示，該電路將電流漏做為負載的源極跟隨器。在下圖2-26，分析電路，理論條件下，當Vin接近VSS時，此時M2管關閉，即不導通，輸出電壓Vout擁有最小值，該最小值為VSS，又因為流過M2管的電流接近零，故而允許輸出電壓為最小值VSS。當然此結果時不考慮外部負載的工作條件下得來的，當源極跟隨器要求需要有外部負載產(chǎn)生的電流流入時，此時輸出電壓Vout就不會是理想情況下的最小值VSS，而是要比該值大一些?？梢约僭OVin可以達到VDD且沒有輸出電流，此時Vout的最大值為： （2-59）由上式可以看出，源級跟隨器電路的輸出電壓擺幅是會受到限制的，輸出最低值能到VSS,但是輸出最大值是沒法到達VDD的。圖2-26以電流漏為負載的源極跟隨器由于源跟隨器的負反饋特性，所以其失真同甲類運算放大器相比，要好很多，而且源級跟隨器的效率和甲類運算放大器相類似。由于體效應，MOS源極跟隨器的小信號電壓增益總是小于1。在一定范圍的電源電壓下，要獲得更好的電壓增益，負載阻抗必須盡可能大，如果這種電路驅動一個低阻抗負載，為了使信號電平的損失小到可以忽略不計，就必須在放大器后面放置一個“緩沖器”，源跟隨器就可以起到一個電壓緩沖器的作用[16,17]。2.5本章小結本章從CMOS電路設計的需要出發(fā)，主要介紹了所需電路基本原件的工作原理，繼而介紹了MOS器件的工作和基本概念，接著詳細地分析和介紹了CMOS模擬電路的幾種基本組成單元，著重分析這些技術的原理，并說明了這些技術的優(yōu)缺點。主要介紹了電流比較器的基本原理，對運算放大器的進行了基本的介紹，包括其性能，結構組成等。并給出了幾種常見的運算放大器電路。為研究、分析和設計折疊共源共柵放大器的大電流控制電路結構打下了基礎。第3章電路設計分析本章主要分析折疊共源共柵放大器的零極點產(chǎn)生的原因，通過化簡電路得到小信號模型，分析小信號模型計算得到折疊共源共柵放大器的傳輸函數(shù)，通過分析傳輸函數(shù)，得到放大器的零極點。同時分析放大器在加上大電容負載后的電流變化，零極點變化以及抑制這些變化的解決方案。3.1設計指標表3-1放大器設計指標參數(shù)名稱設計要求電源電壓5V運放內(nèi)部負載電容2pF輸入失調(diào)電壓≤0.5mV靜態(tài)功耗≤2mW開環(huán)電壓增益≥80dB單位增益帶寬≥5MHz轉換速率≥90V/μs靜態(tài)功耗≤2mW相位裕度≥60°共模抑制比（CMRR）≥60dB電源抑制比（PSRR）≥50dB工藝參數(shù)0.5μmCMOS3.2折疊共源共柵放大器的極點分析有些為了明確區(qū)分極點和零點，得出極點是由于結點和地之間有寄生電容造成，零點是由于輸入和輸出之間有寄生電容造成的結論，但是通過分析零極點，可以得到，零極點僅僅是傳輸函數(shù)的分子分母分別等于零時得到的數(shù)值。零極點與電容電阻有關，當電容或者電阻發(fā)生變化時，零極點也會受其影響，發(fā)生變化。一般的說，零點用于增強增益（幅度及相位），極點用于減少增益（幅度及相位），電路中一般零點極點是電容倒數(shù)的函數(shù)（如1/C）。折疊共源共柵運算放大器電路結構，如下圖3-1所示：圖3-1折疊共源共柵放大器電路要分析電路的極點，就要先對電路進行簡化分析，而在共源共柵電路中，為了使相位裕度符合要求，需要加載密勒補償電容，其通常連接在運放輸出節(jié)點X與運放第一級輸出節(jié)點Y之間，下面通過分析來確定零極點產(chǎn)生的原因與所給出理論是否符合。為了分析放大器的零極點，需要對放大器進行化簡，得到小信號電路模型如下圖3-2所示：圖3-2折疊共源共柵放大器小信號模型為了得到小信號電路模型，需要一些電路處理技巧，首先，要將所有外接恒流源置零，也可看做是接地。其次要考慮電路的各種效應。第一，如果輸入為高頻信號，則需要考慮MOS管的寄生電容，如Cgs和Cgd。這些寄生電容的存在，會使電路的特性發(fā)生變換，故而分析電路時，需要將他們考慮進去。對于低頻響應而言，則無此寄生電容影響。第二，考慮背柵效應，當襯底與源級的點位不相同時，此時會有背柵效應產(chǎn)生，故而在分析電路是，需要把背柵效應考慮在內(nèi)。然而，通常情況下，分析極點問題，我們一般忽略除卻密勒等效電容跟負載電容以外的寄生電容，通過計算得到第一極點，第二極點，分析得到主極點。根據(jù)上圖小信號模型可以分析得出傳輸函數(shù)如下式（3-1）： （3-1）而放大器的兩個極點，其為傳輸函數(shù)的分母多項式的根，此時把兩個極點的頻率分別用和表示，分母多項式可以表示為（3-2）： （3-2）放大器的主極點遠小于第二極點，假設主極點頻率為，那么,那上式（3-2）可以化簡為（3-3）所示：（3-3）那么，主極點頻率的值可以近似為式（3-1）的分母中的項的系數(shù)，也就是如下式（3-4）所顯示： （3-4）通過上述（3-4）主極點的關系式，可以看出，主極點的值與密勒補償電容，以及負載電容，還有電阻有關，當其中一種發(fā)生變化時，放大器的主極點也就會相繼發(fā)生變化，所以要控制主極點的大小，那么就要從電容以及電阻入手。3.3折疊共源共柵放大器的零點分析運算放大器出現(xiàn)的零點與傳輸函數(shù)有關，要想分析得到折疊式共源共柵放大器的零點，就需要得到傳輸函數(shù)，此時需要得到電路的小信號模型，通過小信號模型，計算出傳輸函數(shù)，如3.2節(jié)所示。想要計算零點，就需要使得輸出函數(shù)算數(shù)結果為零，此時就要求傳輸函數(shù)的分子等于零，進而可以得到共源共柵放大器的零點如下（3-5）式： (3-5)那么零點的頻率為式(3-6)： (3-6)通過式（3-6）可以看出，零點頻率與密勒補償電容有關，通過改變密勒補償電容的大小，就能改變零點的大小。要想控制放大器穩(wěn)定工作，那么零點的值不能小于極點，故而密勒補償電容的值不能過大。3.4運放上電過程中的電流分析及極點分析在放大器應用中，有時為了達到濾除高頻信號的目的，會在放大器輸出端直接加載一個負載電容，有時這個負載電容的值會過大，而當電容值過大時，會對放大器本身的極點產(chǎn)生影響，即導致極點變化，但是對于零點的影響不大，因為上述小節(jié)已經(jīng)通過計算證明了，零點的產(chǎn)生是由于輸入和輸出之間有寄生電容造成的。極點的變化會造成增益提前下降，可能會導致增益的3dB帶寬消失，進而使得放大器在穩(wěn)定工作瞬間，會在輸出端產(chǎn)生一個尖峰電流。電路如圖3-3所示：圖3-3示例電路模型對于圖3-3電路所示，當負載電容為5uF，此時在電路輸出端產(chǎn)生大電流為4.5m，比正常電流高出2m，可以從仿真電路圖中看出，仿真圖如下圖3-4所示：圖3-4電流仿真圖在由大的負載電容作用下的極點如式（3-7）： （3-7）零點如式（3-8）： （3-8）結合式（3-4）和（3-6）通過與式（3-7）和（3-8）對于，可以看出極點發(fā)生了變化，而零點與負載電容沒有必然聯(lián)系，故而其不會再負載電容的影響下發(fā)生變化。極點變化狀態(tài)是我們不希望的，也是在放大器應用中所不希望的，故而解決這種現(xiàn)象變得尤為重要。3.5抑制極點變化方案以上章節(jié)分析了導致極點變化的原因，以及極點變化對電路產(chǎn)生的影響，即在輸出端產(chǎn)生瞬時尖峰電流。為了解決這種問題，我們就需要在運放輸出端與負載電容之間加載一個電阻，讓該電阻與負載電容組成STC網(wǎng)路，分離極點，減少對放大器的影響。具體電路如下圖3-5所示。圖3-5最終設計電路通過計算獲得電阻R4的值，然后按照上述電路模型，以及小信號模型，重新計算出此時的主極點，如式（3-9）： （3-9）通過分析對比式（3-7）和（3-9）以及（3-4）結果，可以發(fā)現(xiàn)，極點的變化明顯得到改善，可以得出結論，該電路結構很好的控制了負載大電容對放大器的零極點的影響，抑制了極點變化，控制了輸出電流。3.6本章小結本章主要進行了折疊共源共柵放大器的零極點分析。以及零極點對放大器的影響。零點增強增益，而極點降低增益。極點是由于結點和地之間有寄生電容造成的，零點是由于輸入和輸出之間有寄生電容造成的，一般輸入和輸出之間的零極點考慮多一點,主要是因為輸入輸出有較大的電阻，造成了極點偏向原點。分析了運算放大器在正常工作狀態(tài)下的零極點要求，以及在某些應用中由于考慮不周造成的零極點變化現(xiàn)象，比如在濾波電容的應用中，有時會忽略零極點問題，而在放大器輸出端直接加載負載大電容，而當負載電容過大時，其會對放大器的零極點變化，使得放大器上電時，輸出端產(chǎn)生瞬時尖峰電流。同時介紹了解決方案，并將正常工作狀態(tài)的運放時的零極點狀態(tài)，與直接加載外部負載大電容以后的零極點進行對比，然后將改進電路的零極點與直接加負載大電容和運放本身的零極點進行比較，驗證設計電路是否實際達到了所要實現(xiàn)的功能。通過對比，得出結論，設計的電路很好的控制了零極點的變化。第4章電路仿真4.1放大器增益此設計對放大器的開環(huán)增益，相位裕度，有一定要求，根據(jù)放大器要求的開環(huán)增益，相位裕度，及計算公式，確定大概的溝道寬長比，進而運用軟件仿真得出實際設計想要的結果，仿真圖如下圖4-1所示：圖4-1增益仿真圖分析圖4-1可得，此時折疊共源共柵放大器的增益為110dB，帶寬為14MHz，相位裕度為74.8，符合設計要求。4.2放大器的靜態(tài)功耗對于整個放大器的靜態(tài)功耗，要求不超過2mW，通過仿真得到實際電路的靜態(tài)功耗如下圖所示，其中所設計電路的靜態(tài)功耗為793.5u，達到了設計的要求。圖4-2靜態(tài)功耗圖4.3失調(diào)電壓分析當運算放大器的兩個輸入端接在一起，并且都接地時，輸出端會產(chǎn)生一個有限的直流電壓，產(chǎn)生該直流電壓的電壓即為輸入失調(diào)電壓。運算放大器的輸入失調(diào)電壓如圖4-3所示：圖4-3失調(diào)電壓4.4擺率（SR）實際運算放大器的輸出端可能有一個特定的最大變化率，這個最大值被稱為運算放大器的擺率（SR）,其定義為式（4-1）所示： （4-1）該值通常會在運算放大器數(shù)據(jù)表中指明，單位為V/us。它指的是，如果加入到運算放大器的輸入信號使得其輸出響應要求快于指定的SR值，運算放大器將不能遵從，它的輸出將只以最大可能的速率變化，該變化率等于它的SR。對于折疊共源共柵運算放大器而言，其擺率仿真結果如下圖4-4所示：圖4-4擺率仿真圖根據(jù)上圖4-4所示，折疊共源共柵運算放大器的擺率為-97.68，擺率足夠大，達到了設計要求。4.5共模抑制比為了說明差分放大電路抑制共模信號及放大差模信號的能力，常用共模抑制比作為一項技術指標來衡量，其定義為放大器對差模信號的電壓放大倍數(shù)Aud與對共模信號的電壓放大倍數(shù)Auc之比，稱為共模抑制比，英文全稱是CommonModeRejectionRatio，因此一般用簡寫CMRR來表示，符號為Kcmr，單位是分貝db。利用電路圖4-5可得共模增益：圖4-5共模抑制比電路分析圖4-5，給定輸入Vi，R，RL，CL的值，通過仿真得到折疊共源共柵放大器的共模抑制比如圖4-6所示：圖4-6共模抑制比仿真圖根據(jù)共模抑制比計算公式（4-2）： （4-2）從式（4-2）可以看出共模抑制比與差模增益和共模增益有關，而仿真得到共模抑制比值為-69dB。4.6電源抑制比電源抑制比(PSRR)是輸入電源變化量（以伏為單位）與轉換器輸出變化量（以伏為單位）的比值，常用分貝表示。對于高質量的D/A轉換器，要求開關電路及運算放大器所用的電源電壓發(fā)生變化時，對輸出的電壓影響極小。通常把滿量程電壓變化的百分數(shù)與電源電壓變化的百分數(shù)之比稱為電源抑制比，下圖4-7為電源抑制比原理圖：圖4-7電源抑制比原理圖通過圖4-7電路構造，給定CL，RL值，通過仿真得出電源抑制比為-50.6Db，仿真結果如下圖4-8所示：圖4-8電源抑制比仿真圖4.7極點漂移對增益產(chǎn)生的影響對于放大器而言，在輸出端加載有濾波作用的大電容會對放大器自身的極點產(chǎn)生影響，使得極點漂移，而極點漂移會導致放大器增益下降頻率產(chǎn)生影響，極點前移，會使得增益提前下降，而當外接負載電容很大時，此時為5uF，所得增益仿真結果如下圖4-9所示：圖4-9放大器增益此時的增益沒有穩(wěn)定狀態(tài)，一直處于下降狀態(tài)。4.9分離極點后的增益及輸出電流為了分離極點，在第三章3.5節(jié)提出了具體方法，當加載一個ROC的時，通過仿真得到增益變化曲線，如下圖4-10所示：圖4-10放大器增益從上圖4-10可以看出，此時的增益變化符合放大器正常工作狀態(tài)時的變化狀態(tài)，更能說明在運放輸出端與負載電容之間加載一個電阻有效的抑制了極點漂移。而此時輸出電流變化如下圖4-11所示：圖4-11放大器輸出電流從上圖4-11可以看出電流變化平緩，瞬時尖峰電流消失了。4.9本章小結本章主要介紹了放大器的設計參數(shù)，增益，相位裕度，帶寬，功耗，共模抑制比，電源抑制比，擺率，輸出失調(diào)電壓，同時分析了極點的漂移，對比極點漂移前后的增益變化，以及改進電路結構后的增益變化，同時給出了改進電路輸出電流的變化，從增益，電流的變化，可以的出結論：在折疊共源共柵放大器輸出端與負載電容之間加載一個電阻，有效的抑制了幾點漂移，解決輸出產(chǎn)生的瞬時大電流影響。通過分析放大器零極點，得出計算得出了零極點產(chǎn)生的原因，以及其對放大器的特定的影響，為更好的運用放大器提供了便利。結論致謝在論文完成之際，也就意味著我在大學的學習生活即將結束。在這人生重要的四年中，能在諸位知識淵博的老師的指導下度過，是在是榮幸之至。四年的時光過的很快，但是在這四年中我學的很多對我今后的人生都是非常有用的知識，這與各位老師、同學和朋友的幫助是分不開的。首先我要向我的指導老師楊兵老師表示感謝，謝謝楊兵在我做畢業(yè)實際期間的指導，使得我可以順利的完成了我的畢業(yè)設計使得我在專業(yè)水平上有了很大的提高，從論文的選題，各種知識的運用以及論文文稿的格式等一系列方面老師都給了我很大的幫助。其次我要向其他教授我各種專業(yè)知識的老師表示最真摯的謝意。是他們將扎實的理論知識傳授與我，如果沒有他們的諄諄教誨就沒有我這篇論文的設計思路。再次感謝我的同學，感謝他們對我?guī)椭?，與他們交流使我受益良多，學到了不少知識。同時我也感謝他們對我的支持，正因為有了他們我才能堅持到現(xiàn)在。到現(xiàn)在為止，論文基本就已經(jīng)完成了，但是由于本人學識有限，未能使得本設計得以做出仿真，只是對理論結果做了初步分析，希望在以后有時間的話可以完善。最后文中不免有錯誤和待改進之處真誠歡迎各位老師，同學提出寶貴意見。參考文獻畢查德拉扎維．模擬CMOS集成電路設計．西安交通大學出版社，2003：9~100.PHILLIPEALLEN，DOUGLASRHOLBERG．CMOS模擬集成電路設計．馮軍，李智群．第二版．出版者，2005：78~135.Kiat-SengYeo，SamirS．Rofail，Wang-LingGoh著，周元興，張志龍等譯．低壓低功耗CMOSmiCMOS超大規(guī)模集成電路．電子工業(yè)出版社，2003.白丁，汪文律．運算放大器的發(fā)展概況．微電子學與計算機，1989，11：44~46.王向展，于奇，李競春等．一種低壓低功耗CMOSULSI運算放大器單．微電子，2003，33(5)：443~444.J.L.insleyHood.IntegrateCircuitDesign.WirelessWorld,1981,87(1954):43~45.BotmaJH.ALow-VoltageCMOSOperationalAmplifierwithaRail-to-RailConstant-gmInputStageandaClassABRail-to-RailOutputStage.IEEETransactionsonSystems,1993,22(3):1314~1317.WuWCS.Digital-compatibleHigh-PerformanceOperationalAmplifierwithRail-to-RailInputandOutputRanges．IEEEJournalofSolid-Statecircuits,1994,29(1):63~66.HogervorstR,TeroJP,ACompactPower-Efficient3VCMOSRail-to-RailInput/OutputOperationalAmplifierforVLSICellLibraries.IEEEJournalofSolid-Statecircuits,1994,29(12),1505~1513.DuqueCarrilloJF,CarilloJM.Input/OutputRail-to-RailCMOSOperationalAmplifierwithShapedCommon-modeResponse.AnalogInegratedCircuitsandSignalProcessing,2003,34(3):221~232.翟艷，楊銀堂，朱樟明等.一種基于SOC應用的Rail-to-Rail運算放大器IP核．西安電子科技大學學報，2005，32(1)：112~113.秦世才，賈香鸞.模擬集成電子學．天津：天津科學技術出版社，1996：23~32.HogervorstR,HuijsingJH.DesignofLow-voltageLow-powerOperationalAmplifierCells.Boston:KluwerAcademicPublishers,1996:67~75.劉凱，邵丙銑．一種低電壓全擺幅CMOS運算放大器．微電子學，2002，32(1)：51~52.李翔生，陳殿生，秦世才等．2.5V/0.25umRail-to-Rail運算放大器.南開大學學報，2004，37(3)：20~21.馬曉龍．新型Rail-to-Rail運算放大器的研究與設計：[西北大學碩士學位論文].西安：西北大學，2002：21~29.黃云川．低壓微功耗軌至軌輸出CMOS運放研究設計：[電子科技大學碩士學位論文].成都：電子科技大學，2005：15~28.卜登立，牛秀卿．低壓下高共模輸入范圍恒定增益的CMOS輸入級的研究.[南開大學學報]，2000，33(2)：81~82.BanbaH，SigaH，UmezawaA.ACMOSBandgapReferencewithSub-1-VOperation.IEEEJournalofSolid-StateCircuits，1999，34(5)：670~674.卜登立.工作在低壓下CMOS運算放大器的研究和探討：[南開大學碩士學位論文]．天津：南開大學，1999：20~26.李俊宏,李平,許劍波.一種高速低尖峰電流功率管驅動器電路的設計:[微電子學].成都：電子科技大學，2011.附錄附錄A英文原文附錄B中文譯文一個低功耗低電壓CMOS帶隙基準NaSun和羅伯特·SOBOT系電氣和計算機工程加拿大西安大略大學倫敦，加拿大N6A5B9摘要低電壓低功率的帶隙電壓參考采用90nmCMOS的設計和模擬。整體帶隙基準是為了實現(xiàn)高準確度溫度和電源獨立的電壓參考的優(yōu)化。它由帶隙基準的核心電路，運算放大器，啟動電路和輸出級。帶隙基準電路提供基準電壓584.7mV±0.8mV和1.2V±10％電源和在-40℃至125℃溫度范圍內(nèi)同時進行。總布局區(qū)域包括虛擬結構為100μm×85μm的。關鍵字：帶隙電壓基準輸出級，模擬IC，低電壓，低功耗，運算放大器，啟動電路。1簡介在過去的幾十年里，隨著CMOS技術的迅速發(fā)展，已經(jīng)把我們帶進了一個新時代的高集成度和超低功耗與低電源電壓的層次，需要創(chuàng)建低于傳統(tǒng)的帶隙電壓基準1.205V的電壓。因此，關鍵是開發(fā)低功耗下工作的低電壓供電，兼容等現(xiàn)代電路塊的帶隙基準。

自從第一次在雙極結晶體管（BJT）的基礎上設計帶隙基準電路的發(fā)現(xiàn)，帶隙電壓基準電路已在很多方面不斷完善。一些研究人員在原來的帶隙基準電壓概念的基礎上為低電源電壓提供了新的解決方案。

在本文中，在90nmCMOS技術下設計和模擬一個工作在0.9V至1.4V的電源和-40℃至125℃的溫度范圍的高精度帶隙電壓基準電路。剩下的內(nèi)容安排如下：在第二部分概述關于建立一個帶隙基準的基本概念。在第三部分，講了帶隙電壓基準電路設計的細節(jié)。在第四部分，通過所提供的一個模擬的帶隙電路來表征結果，以及它的組成。第5章是它的結束語。圖1模擬基極-發(fā)射極電壓的VBE與偏置電流Ic和溫度的關系。2溫度系數(shù)參考一個典型的BJT的基極-發(fā)射極電壓（VBE）具有負向溫度系數(shù)特性（TC）。如圖1所示，它與溫度和偏置電流Ic有很大的關系。這種具有特殊的負向溫度系數(shù)特性（TC），而沒有明確的VBE電壓獲得了傳統(tǒng)的近似公式=k/qTln(Ic/Is),因為溫度依靠飽和電流是更強大和更復雜的。此外，應該注意的是TC本身也對集電極電流Ic有作用的。

由下面的公式可以較為準確的可以顯示基極-發(fā)射極電壓與溫度T和集電極電流Ic的關系：

(1)其中，系數(shù)ɑ1，ɑ2，ɑ3是模擬技術里相關的常數(shù)。顯然，恒定ɑ3是傳統(tǒng)的帶隙電壓1.205V，而表達式（ɑ1lnIc+ɑ2）T是依賴于集電極電流Ic的溫度系數(shù)。

雖然單一的基極-發(fā)射極電壓具有負溫度系數(shù)，在兩種不同的電流密度下兩個基極-發(fā)射極電壓差ΔVBE，表現(xiàn)出正溫度系數(shù)。因此，有可能通過提供與絕對溫度成比例的正溫度系數(shù)電壓。這兩個電壓的線性組合，可能會得到具有零溫度系數(shù)的電壓，即：

（2）其中，α1和α2是設計常數(shù)，n是兩個電流密度之間的比例。圖2帶隙基準電壓發(fā)生器的電路圖。圖3兩級運算放大器的電路圖。3電路設計

在當前的條件下，可以通過使用原來的帶隙電壓的一小部分來實現(xiàn)

低于1.205V溫度獨立的帶隙基準電壓。

圖2是

帶隙電壓發(fā)生器的電路圖，顯示了低電壓帶隙基準的核心，輸出級和啟動電路。在此電路中，電流通過R0具有正溫度系數(shù)，而R1和R2的電壓值都是成二極管連接的BJT晶體管Q1的基極-發(fā)射極電壓。電流流過M2（M1，becauseI1=I2）與溫度無關：

（3）電流I3的值可能稍有不同，它是根據(jù)晶體管M3的大小和負載阻抗變化的。在容性負載的輸出參考電壓是

（4）其中k=W3/W1是晶體管的柵極寬度之比，是由負載晶體管的輸出級決定的。表1中運算放大器的電壓靈敏度ParameterCase1Case2(W/L)091.6um/0.8um2um/1umm5010VGS-Vth-10.7mV-106.9mVID27.73uA21.75uAΔID(VDD±10%)±20nA-44nA+24nAVout812mV517.5mVΔVout(VDD±10%)-17.74mV+7.79mV+0.3mV+0.9mV電源變化的敏感度：于表1中兩個研究實例表明在電源變化對MO9晶體管的柵極-源極電壓的影響。研究結果意味著，較大的MOS晶體管的尺寸是有利的。為了減少名義上±10％電源干擾電路的靈敏度，漏電流應保持盡可能穩(wěn)定。然而，功耗，柵源電壓和MOS尺寸（W/L）三路之間必須非常謹慎的平衡。