計算機組成原理實驗報告-存儲器

PAGEPAGE1計算機硬件實驗室實驗報告課程名稱：姓名章道飛學號30班級0920542成績設備名稱及軟件環(huán)境計算機、Proteus仿真軟件、模型機仿真軟件實驗名稱存儲器原理實驗日期一．實驗內容通過總線系統(tǒng)驗證存儲器的存儲功能。二．理論分析或算法分析實驗中的靜態(tài)存儲器由2片6116（2K×8）構成，本實驗僅使用了一片（8位，另一片是為16位機準備的）。其數(shù)據(jù)線接至數(shù)據(jù)總線，地址線由地址鎖存器（74273）給出。地址燈MA7-MA0與地址線相連，顯示地址線的內容。數(shù)據(jù)開關經(jīng)一三態(tài)門（74LS245）連至數(shù)據(jù)總線，分時給出地址和數(shù)據(jù)。因地址寄存器為8位，接入6116的地址A7-A0,而高三位A8-A10接地，所以其實際256字節(jié)。6116有三個控制線，(片選線)、（讀線）（寫線）。其寫時間與T3脈沖寬度一致。實驗時將T3脈沖接至實驗板上時序電路模塊的“T3”上，其它電平控制信號由“開關控制電路”的開關模擬，其中“C-G”為低電平有效，“LAR”為高電平有效。74LS373真值表EG功能00直通Qi=Di01保持（Qi保持不變）1X輸出高阻L——低電平；

H——高電平；

X——不定態(tài)；

Q0——建立穩(wěn)態(tài)前Q的電平；

G——輸入端，與8031ALE連高電平：暢通無阻低電平：關門鎖存。圖中OE——使能端，接地。

當G=“1”時，74LS373輸出端1Q—8Q與輸入端1D—8D相同；

當G為下降沿時，將輸入數(shù)據(jù)鎖存。三．實現(xiàn)方法（含實現(xiàn)思路、程序流程圖、實驗電路圖和源程序列表等）1、實驗總圖：2、實驗原理：3、實驗步驟：（本實驗中以1代表高電平，0代表低電平。例如：“C-G=1”，表示將控制開關電路中的代表“C-G”的開關撥為高電平，相應發(fā)光二極管亮?！癟3=1(單步)”表示按一下“脈沖源及時序電路”中的“單步”按鈕，從而給電路中的“T3”寫存儲器：往存儲器的“FF”地址單元寫入數(shù)據(jù)“AA”1.C-G=11.C-G=12.置D-INPUT電路為“111111113.CE=04.C-G=087654321232219182120LAR=1T3=1(單步)MAR電路地址顯示燈顯示“111111111.C-G=12.置D-INPUT電路為“101010103.LAR=04.C-G=0數(shù)據(jù)總線顯示燈顯示“10101010”WE=1CE=0T3=1(單步)WE=0(操作)(操作)(操作)(操作)(顯示)(顯示)(顯示)讀存儲器；1.C-G=11.C-G=12.置D-INPUT電路為“111111113.CE=14.C-G=0數(shù)據(jù)總線顯示燈顯示“11111111”LAR=1T3=1(單步)MAR地址顯示燈顯示“111111111.C-G=12.LAR=03.WE=04.CE=0數(shù)據(jù)總線顯示燈顯示“10101010”操作操作操作顯示顯示顯示按前兩步的方法分別給存儲器的00、01、02、03、11、12、13地址單元中分別寫入數(shù)據(jù)33、34、35、46、55、5A、65。四．實驗結果分析（含執(zhí)行結果驗證、輸出顯示信息、圖形、調試過程中所遇的問題及處理方法等）給存儲器的13地址單元中寫入數(shù)據(jù)65步驟如下：1.寫操作1.C-G=11.C-G=12.置D-INPUT電路為“000100113.CE=14.C-G=0數(shù)據(jù)總線顯示燈顯示“00010011”LAR=1T3=1(單步)MAR地址顯示燈顯示“000100111.C-G=12.LAR=03.WE=04.CE=0數(shù)據(jù)總線顯示燈顯示“01100101”操作顯示操作操作顯示顯示2.讀操作1.C-G=11.C-G=12.置D-INPUT電路為“000100113.CE=04.C-G=0數(shù)據(jù)總線顯示燈顯示“00010011”LAR=1T3=1(單步)MAR電路地址顯示燈顯示“000100111.C-G=12.置D-INPUT電路為“011001013.LAR