微機原理第三章

第三章半導(dǎo)體存儲器一、存儲器的基本概念二、存儲器的分類三、存儲器的主要性能指標(biāo)四、隨機存取存儲器RAM五、只讀存儲器ROM六、存儲器的接口特性一、存儲器的基本概念

存儲器是 一種能保存信息的設(shè)備一種具有記憶功能的部件是計算機的重要組成部分是CUP最重要的系統(tǒng)資源之一

DSESSSCSIPPSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器4321數(shù)據(jù)暫存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊列地址總線AB數(shù)據(jù)總線DB總線接口控制電路控制總線CB運算器地址加法器地址譯碼器、、、指令1指令2指令3指令4、、、數(shù)據(jù)1數(shù)據(jù)29AH、、、CPU與存儲器的關(guān)系存儲器CPU三級層次的存儲器結(jié)構(gòu)1．按用途分類

按存儲器用途可以分為主存儲器和輔助存儲器。⑴主存儲器（MainMemory）主存又稱內(nèi)存用來存放計算機正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù)。CPU可以直接對它進行訪問，一般是由半導(dǎo)體存儲器構(gòu)成，通常裝在主板上， 存取速度快，但容量有限，

其大小受地址總線位數(shù)的限制。用來存放系統(tǒng)軟件及當(dāng)前運行的應(yīng)用軟件。二、存儲器分類

1．按用途分類2．按存儲器存取方式不同⑵輔助存儲器（ExternalMemory）輔助存儲器又稱外存，是主存的后援，

一般不安裝在主機板上，屬計算機的外部設(shè)備。輔存是為彌補內(nèi)存容量的不足而配置的，

用來存放不經(jīng)常使用的程序和數(shù)據(jù)，

需要時成批調(diào)入主存供CPU使用，CPU不能直接訪問它。最廣泛使用的外存是磁盤、光盤等。 輔存容量大，成本低，所存儲信息既可以修改也可以長期保存，但存取速度慢。外存需要配置專門的驅(qū)動設(shè)備才能完成對它的訪問，如硬盤、軟盤驅(qū)動器等。2.按存儲器使用屬性分類

內(nèi)存儲器種類繁多，按使用屬性分為:①

隨機存取存儲器RAM（RandomAccessMemory）②只讀存儲器ROM（ReadOnlyMemory）

1、存儲器容量

通常計算機編址單元是字節(jié)/字

存儲器的容量是指一個存儲器中單元總數(shù)，與每單元的位數(shù)的乘積 如64K字=64K×16位，

512KB（B表示字節(jié)）=512K×8位。 外存為了表示更大的容量，采用MB、GB、TB等。 其中:

1KB=210B，1MB=220B，1GB=230B，1TB=240B三、存儲器的主要性能指標(biāo)

存儲器性能指標(biāo)主要有五項：

容量、速度、功耗、可靠性、集成度。

2、存取速度

存儲器的存取速度:

是指訪問（讀/寫）一次存儲器所需要的時間。常用存儲器的存取時間(MemoryAccessTime)

和存儲周期表示，MOS工藝的存儲器存取周期數(shù)為數(shù)十--數(shù)百nS， 雙極型RAM存取周期最快可達10nS以下， 一般存儲周期略大于存取時間， 其差別取決于主存的物理實現(xiàn)細節(jié)。

3.功耗維持功耗操作功耗

4.可靠性指存儲器對電磁場及溫度等變化的抗干撓能力

5.集成度指單位立方毫米芯片上集成的存儲電路數(shù)四隨機存取存儲器RAM

（RandomAccessMemory）

SRAM靜態(tài)RAM(staticRAM)

DRAM動態(tài)RAM（DynamicRAM）

IRAM組合RAM

NVRAM非易失性隨機讀寫存儲器隨機存取存儲器RAM（RandomAccessMemory）也稱讀寫存儲器對該存儲器內(nèi)部的任何一個存儲單元，

既可以讀出（?。?，也可以寫入（存）。

存取用的時間與存儲單元所在的物理地址無關(guān)，主要用作主存，也可作為高速緩存使用。

通常說的內(nèi)存容量均指RAM容量，一般RAM芯片掉電時信息將丟失。按制造工藝分成MOS型和雙極型RAM芯片。按集成電路內(nèi)部結(jié)構(gòu)不同，RAM又可以分為靜態(tài)RAM和動態(tài)RAM。

五

只讀存儲器ROM：

ROM中存儲器的信息是在使用之前或制作時寫入的，作為一種固定存儲；運行時只能隨機讀出，不能寫入；電源關(guān)斷，信息不會丟失，屬于非易失性存儲器件；常用來存放不需要改變的信息。如操作系統(tǒng)的程序（BIOS）或用戶固化的程序。ROM按集成電路內(nèi)部結(jié)構(gòu)不同可分為五種：

掩膜編程ROM（MaskprogrammedROM）

PROM可編程ROM(ProgramableROM)

EPROM光可擦除PROM（ErasableProgramableROM）

E2PROM電可擦除PROM（ElectricallyErasablePROM）

FlashMemory快速電擦寫存儲器

FlashMemory快速電擦寫存儲器：FlashMemory是80年代末～90年代初推出的新型存儲器。結(jié)構(gòu)與EPROM相同。其特點是：可以整體電擦除（時間1S）和按字節(jié)重新高速編程。 是完全非易失性的，可以完全代替E2RPOM。能進行高速編程。如:28F256芯片，每個字節(jié)編程需100μs，整個芯片0.5s；最少可以擦寫一萬次，通?？蛇_到10萬次；CMOS低功耗，最大工作電流30mA。與E2PROM進行比較具有容量大、價格低、可靠性高等明顯優(yōu)勢。高速緩沖存儲器介于內(nèi)存與CPU之間的一種快速小容量存儲器使用少量高速SRAM作為高速緩沖存儲器，使用大量高速DRAM作為內(nèi)存。高速緩沖存儲器和內(nèi)存在硬件邏輯控制下，作為一個存儲器整體面向CPU。高速緩沖存儲器的存儲速度為內(nèi)存的幾倍到幾十倍，容量為幾K到幾十KBCPU高速緩存

內(nèi)存

控制邏輯159810頁面地址DATA1DATA20123255MAR0頁

1頁。。。127頁MDRCDR

相等？選擇位失敗命中地址總線CPU數(shù)據(jù)總線單字寬多字寬CPU171616數(shù)據(jù)地址對AD有效位高速緩沖存儲器的結(jié)構(gòu)地址字段數(shù)據(jù)字段CARMM有128頁每頁512個地址單元共64K高速緩沖存儲器的工作過程高速緩沖存儲器與內(nèi)存不統(tǒng)一編址設(shè)高速緩沖存儲器的容量為256字，每字40位，稱為數(shù)據(jù)地址對AD，數(shù)據(jù)字段兩個字DATA1和DATA2，每字16位，地址字段8位，最高位為有效位。設(shè)內(nèi)存有128頁，每頁512個地址單元，共64K。高速緩存的地址寄存器CAR的位1到位8用來選擇高速緩沖存儲器的256個雙字，位0=0選DATA2，位0=1選DATA2。位9到位15與內(nèi)存的頁面地址對應(yīng)，共127頁讀操作時，CPU發(fā)16位地址到CAR，確定高速緩存中的一個字，同時將地址字段的頁面地址與CAR的高位進行比較，若相等稱為命中，CDR開關(guān)打開，數(shù)據(jù)送CPU數(shù)據(jù)總線，若不相等稱為失敗，高速緩存內(nèi)無CPU需要的數(shù)據(jù)，此時CPU將地址送內(nèi)存的地址寄存器MAR，通過MDR送CPU的數(shù)據(jù)總線，同時將內(nèi)存的該頁面的數(shù)據(jù)調(diào)入高速緩存中（清除緩存中的舊內(nèi)容）。寫操作與讀操作基本相同，若比較失敗，則直接寫內(nèi)存同時更新辦向緩存，若命中有兩種方式，1。向高速緩存寫的同時，也寫內(nèi)存稱為通寫，2。只寫緩存，不寫內(nèi)存，到需要更新內(nèi)存頁內(nèi)容時，再送內(nèi)存。高速緩沖存儲器的映象方式

高速緩沖存儲器的與內(nèi)存間的地址對應(yīng)關(guān)系稱為緩存的地址映象，有兩種地址映象方式：直接映象方式和N路相聯(lián)映象方式。1）直接映象方式——內(nèi)存地址空間分成大小相等的若干頁，每頁的容量與緩存相等，內(nèi)存的頁內(nèi)地址與緩存地址對應(yīng)，內(nèi)存地址映象到唯一的緩存單元的方式，即直接映象方式。2）

N路相聯(lián)映象方式——把緩存分成若干體，內(nèi)存的頁與緩存的體大小相等。把相同頁內(nèi)地址的內(nèi)存單元可映象到多個緩存體中的相應(yīng)單元，構(gòu)成N路相聯(lián)映象方式。存儲器的結(jié)構(gòu)存儲器地址線位數(shù)n，存儲單元數(shù)為N，他們之間的關(guān)系為N=2n。地址譯碼驅(qū)動讀寫放大電路...存儲體時序控制線路N位地址總線控制信號線N位數(shù)據(jù)總線六、存儲器芯片接口特性

了解各種常用存儲器芯片接口特性是用戶設(shè)計微機存儲器系統(tǒng)的基礎(chǔ)，存儲器芯片的接口特性:

實質(zhì)上就是了解它與CPU總線相關(guān)的信號線的功能及工作時序,以便實現(xiàn)存儲器芯片上信號線與CPU三大總線的連接，構(gòu)成微機的存儲器系統(tǒng)。因此本節(jié)分二個層次介紹存儲器芯片：介紹存儲器與CPU總線相關(guān)信號線存儲器芯片與MPU的連接方式。①ROM控制線ROM芯片提供兩個控制輸入信號：

芯片允許，輸出允許。

＝1使該芯片處于低功耗備用模式； ＝0該芯片被選中，使O7~

O0處于允許狀態(tài)；

=1輸出被禁止,O7~

O0處于高阻；

=0允許O7~

O0正常輸出。由此可見，使ROM能有效地操作必須使==0。②SRAM控制線靜態(tài)RAM(SRAM)提供三個控制輸入信號:

芯片允許輸出允許寫允許無論對SRAM進行讀或?qū)憯?shù)據(jù)時，必須使=0。向SRAM寫數(shù)據(jù)時，=0、=0、=1，將I/O7

~I/O0

配置為輸入，實現(xiàn)存儲器寫操作。從SRAM讀出數(shù)據(jù)時，=1、=0、=0，

I／O7

~I／O0

為非高阻態(tài)，實現(xiàn)對存儲器讀操作。注意:＝＝0不能存在。

＝＝1數(shù)據(jù)線處于高阻抗?fàn)顟B(tài)， 既不能讀也不能寫。③.DRAM存儲器動態(tài)RAM(DRAM)以電荷形式存儲信息的器件。以INTEL2164為例2164為64K×116根地址分為兩組

/RAS（行地址有效）時，

A0—A7有效

/CAS（列地址有效）時，

A8—A15有效DIN為數(shù)據(jù)輸入，DOUT為數(shù)據(jù)輸出2164內(nèi)部有4個128×128的存貯矩陣DRAM必須再2ms內(nèi)對所有內(nèi)存刷新/RAS作為刷新的選通信號刷新時按行進行，且數(shù)據(jù)線不起作用2164A0—A7DINDOUT/WE/RAS/CAS存儲器芯片與CPU的連接方式存儲器芯片與CPU的連接方式。是指與CPU總線相關(guān)的信號線的連接?？刂瓶偩€由芯片類型決定，只能隨芯片一塊討論。

(1)根據(jù)CPU外部數(shù)據(jù)總線的位數(shù)確定主存結(jié)構(gòu)

(2)根據(jù)CPU外部地址總線的位數(shù)與存儲器的容量 確定主存儲器芯片連接原則

(3)8位數(shù)據(jù)總線CPU與存儲器接口(1)根據(jù)CPU外部數(shù)據(jù)總線的位數(shù)

確定主存結(jié)構(gòu)

讀寫存儲器RAM

只讀存儲器ROM

以EPROM2716(2K

8)為例加以說明。

以靜態(tài)RAM(SRAM)2114芯片（1K

4位/片）和6116芯片（2K

8位/片）為例加以說明。

讀寫存儲器RAM（2114芯片）①2114的引腳和邏輯符號如下圖示：

A0~A9I/O1~I/O42114寫允許WE片選CS②2114與8088CPU的連接

要求利用2114組成容量為2K

8的存儲器

2114數(shù)據(jù)線位數(shù)為4位,8088CPU數(shù)據(jù)總線是8位的，

2K容量的存儲器用4片2114實現(xiàn)。地址線要10位,即A0～A9。

2114存儲單元數(shù)為1K(210=1024)單元片選

由A10~A15地址譯碼輸出及某些控制信號(例IO/M)形成。寫允許信號,注意芯片無信號,非寫即讀。

=0， =0為寫,則=1為讀。2114與三大總線如何接?A0

A9A0

A9A0

A9A0

A9A0

A9CSCSCSCSWEWEWEWED3D0D7D4D7D4D3D02114211421142114D7D0CPUA15

A10IO/M1K1KWRDBABCB片選譯碼?

????地址總線數(shù)據(jù)總線控制總線

讀寫存儲器RAM（

6116芯片）A10~A0I/O0~I/O76116寫使能WE輸出使能OE片選CS6116存儲芯片為2K

8位,8088CPU數(shù)據(jù)總線是8位的,2K容量的存儲器用一片6116實現(xiàn)。①6116的引腳圖如下A19A18A16A17A15A13A14A12WRIO/MRDCPU&111A11=074LS3074LS24574LS326116WEOECSMEMRMEMWD7~D0ADIRD7~D0BGA10~A0D7~D0???存儲地址為：A0000～A07FFH采用門電路譯碼②6116與8088CPU的連接1010000074LS245存儲器寫DIR=1,A→B存儲器讀DIR=0,B→A

只讀存儲器ROM（2716）

2716存儲芯片為2K

8位的,8088CPU數(shù)據(jù)總線是8位的，2K容量的存儲器用一片2716實現(xiàn)。①其引腳圖如下:2716A10~A0D7~D0OECE/PGMVCC=5V

VPP{使用5V編程+25V存儲器地址： FC000~FC7FFHFC800~FCFFFH …FF800~FFFFFH111111y0y7編程脈沖PGM{

使用{讀出PGM=0待機PGM=1編程45

~55MS其中:片選CE,讀出時CE=0,編程時CE/PGM=1(2)根據(jù)CPU外部地址總線的位數(shù)與存儲器的容量確定主存儲器芯片連接原則確定好電路結(jié)構(gòu)后，存儲器芯片選擇應(yīng)盡量選用容量相同的芯片。連接原則：芯片的地址線與CPU的低地址總線相連，以確定存儲器片內(nèi)地址，剩下的高位地址通過譯碼產(chǎn)生片選控制信號。

①根據(jù)系統(tǒng)對存儲器分配情況可以選擇不同的譯碼方式：

線選 全譯碼②常用的譯碼器有以下三種

與非門譯碼器

3－8譯碼器（74LS138）

PLD可編程譯碼器①譯碼方式

線選（地址有重疊區(qū)） PC總線A12~A08K8CSCSCSA13A14A15譯碼方式(續(xù)）

全譯碼（地址無重疊區(qū)） PC總線A12~A0CSCS譯碼。。。A13A14A15②常用的譯碼器

與非門譯碼A19A18A16A17A15A13A14A12WRIO/MRDCPU&111A11=074LS3074LS24574LS326116WEOECSMEMRMEMWD7~D0ADIRD7~D0BGA10~A0D7~D0???存儲地址為：A0000～A07FFH

3－8譯碼器（74LS138）使能輸入選擇輸入G1G2AG2BCBAY0~Y7輸出100000Y0=0其余為1100001Y1=0其余為1100010Y2=0其余為1100011Y3=0其余為1100100Y4=0其余為1100101Y5=0其余為1100110Y6=0其余為1100111Y7=0其余為13－8譯碼器應(yīng)用舉例存儲器地址為：2000H~23FFH，2400H~27FFHA0

A9A0

A9A0

A9A0

A9A0

A9CSCSCSCSWEWEWEWED3D0D7D4D7D4D3D02114211421142114D7D0CPUA15

A10IO/M1K1KWRDBABCB片選譯碼?

????片選譯碼74LS1380800~0FFFH3800~3FFFH0000~07FFH用74LS138全譯碼實現(xiàn)真值表000000000011111111110000000000111111111100000000001111111111A12A11A1300 000 00100111輸出A10A9~A0地址范圍只Y0=0只Y1=0只Y7=001010100A15A14A12A11A13A14IO/MA1574LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFH

用74LS138全譯碼實現(xiàn)

（每個輸出均為2K,如何譯出兩個1K呢?可用A10區(qū)分）11后1K前1K32320000~03FFH000000000000000000000011111111110400~07FFH00000100000000000000011111