半導(dǎo)體集成電路3上

晶體管-晶體管邏輯（TTL）電路雙極型邏輯電路簡(jiǎn)要?dú)v史六管單元TTL與非門(mén)兩管單元TTL與非門(mén)四管、五管單元TTL與非門(mén)六管單元TTL與非門(mén)STTL和LSTTL電路TTL門(mén)電路邏輯擴(kuò)展簡(jiǎn)化邏輯門(mén)第1頁(yè)/共41頁(yè)雙極型邏輯電路簡(jiǎn)史直接耦合晶體管邏輯電路（DCTL）存在“搶電流”現(xiàn)象。第2頁(yè)/共41頁(yè)第一種實(shí)用的雙極型數(shù)字電路電阻-晶體管邏輯（RTL）電路電阻-電容-晶體管耦合邏輯（RCTL）電路第3頁(yè)/共41頁(yè)DTL與非門(mén)電路速度慢第4頁(yè)/共41頁(yè)TTL系列第一代TTL，包括LTTL,HTTL輸入級(jí)引入多發(fā)射極晶體管輸出級(jí)采用有源負(fù)載第二代TTL，包括STTL,LSTTL第5頁(yè)/共41頁(yè)雙極型邏輯電路簡(jiǎn)要?dú)v史六管單元TTL與非門(mén)兩管單元TTL與非門(mén)四管、五管單元TTL與非門(mén)六管單元TTL與非門(mén)STTL和LSTTL電路TTL門(mén)電路邏輯擴(kuò)展簡(jiǎn)化邏輯門(mén)第6頁(yè)/共41頁(yè)2023/9/27VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)CBEnpn正向工作區(qū)IBICIEIE=IB+IC反向工作區(qū)IBICIEIC=IB+IE飽和工作區(qū)CBEVCES截止區(qū)CBE第7頁(yè)/共41頁(yè)2023/9/28簡(jiǎn)易TTL與非門(mén)與非門(mén)ABCR1R2VCCVOB1B2T1T2ABCO00010011010101111001101111011110兩管單元TTL與非門(mén)第8頁(yè)/共41頁(yè)2023/9/29簡(jiǎn)易TTL與非門(mén)ABCR1R2VCCVOB1B2T1T2

兩管單元TTL與非門(mén)工作原理R1R2VCCB1ABC4K4K4K4K幾個(gè)假設(shè)：1.發(fā)射極正向壓降，當(dāng)晶體管正向工作時(shí)，取VbeF=0.7V，而當(dāng)晶體管飽和時(shí)，取VbeS=0.7V.2.集電結(jié)正向飽和壓降，取VbcF=0.6~0.7V。3.晶體管飽和壓降，當(dāng)T1管深飽和時(shí)，因Ic幾乎為零，取VceS＝0.1V，其余管子取

VceS＝0.3V第9頁(yè)/共41頁(yè)2023/9/210簡(jiǎn)易TTL與非門(mén)1.輸入信號(hào)中至少有一個(gè)為低電平的情況R1R2VCCB1ABC1VVIL=0.3VVIL=0.3VVB1=VBE1+VIL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2輸出高電平時(shí)電路供給負(fù)載門(mén)的電流0.4VIOHT1管的集電結(jié)反偏，Ic1很小，滿(mǎn)足βIB1>Ic1，T1管深飽和，VCES1=0.1V，VB2=VCES1+VIL=0.4V第10頁(yè)/共41頁(yè)2023/9/211簡(jiǎn)易TTL與非門(mén)2.輸入信號(hào)全為高電平R1R2VCCB1ABC1.4VVIH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的發(fā)射結(jié)反偏,集電結(jié)正偏,工作在反向有源區(qū),集電極電流是流出的,T2管的基極電流為:IB2=IC1=IB1+bIB1≈IB1（b<0.01)IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管飽和，T2管的飽和電壓VCES=0.3V∴VOL=0.3V第11頁(yè)/共41頁(yè)2023/9/212ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大區(qū)假設(shè):?F=20,?R=0.02IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA-IE1=?RIB1=0.02*0.9=0.018mA-IC1=(?R+1)IB1=0.918=IB2假設(shè)T2管工作在正向放大區(qū)在R2上產(chǎn)生的壓降為18mA*4K=72V4K4K不成立第12頁(yè)/共41頁(yè)2023/9/213

兩管單元TTL與非門(mén)的靜態(tài)特性電壓傳輸特性VO(V)VOHVOLQ1Vi(V)Q2Q1,Q2

截止區(qū)

過(guò)渡區(qū)

導(dǎo)通區(qū)VOH:輸出電平為邏輯”1”時(shí)的最大輸出電壓VOL:輸出電平為邏輯”0”時(shí)的最小輸出電壓VIL:仍能維持輸出為邏輯”1”的最大輸入電壓VIH:仍能維持輸出為邏輯”0”的最小輸入電壓VILVIH第13頁(yè)/共41頁(yè)2023/9/214高噪聲容限低噪聲容限不定區(qū)VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH在前一極輸出為最壞的情況下,為保證后一極正常工作.所允許的最大噪聲幅度噪聲容限第14頁(yè)/共41頁(yè)2023/9/215有效低電平輸出Vin輸入低電平有效范圍0VIL有效高電平輸出Vout輸入高電平有效范圍VIHVDD過(guò)渡區(qū)VOHVOL噪聲噪聲幅值＋VOL<VIL噪聲幅值<VIL-VOL高電平噪聲噪聲幅值＋VIH<VOH噪聲幅值<VOH-VIH低電平NMH=VOH-VIHNML=VIL-VOL噪聲抑制與噪聲容限高噪聲容限低噪聲容限第15頁(yè)/共41頁(yè)2023/9/216VO(V)VOHVOLVi(V)VILVIHVLVNMH=VOH-VIHVNML=VIL-VOLVNMLVNMH第16頁(yè)/共41頁(yè)2023/9/2172.抗干擾能力VO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIH第17頁(yè)/共41頁(yè)2023/9/218VA:00.6V;>0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V兩管單元非門(mén)的噪聲容限AR1R2VCCVOB1B2T1T2第18頁(yè)/共41頁(yè)2023/9/219簡(jiǎn)易TTL與非門(mén)R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2輸出高電平時(shí)電路供給負(fù)載門(mén)的電流0.4VIOH2.負(fù)載能力第19頁(yè)/共41頁(yè)2023/9/220

兩管單元TTL與非門(mén)的靜態(tài)特性-負(fù)載能力...能夠驅(qū)動(dòng)多少個(gè)同類(lèi)負(fù)載門(mén)正常工作NN扇出第20頁(yè)/共41頁(yè)2023/9/221ABCR1R2VCCB1B2T1T24K4K1.求低電平輸出時(shí)的扇出解：負(fù)載電流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。。。IILN個(gè)ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K≈1.1mA解得：NN≈3第21頁(yè)/共41頁(yè)2023/9/222ABCR1R2VCCB1B2T1T24K4K2.求高電平輸出時(shí)的扇出要求保證輸出高電平≥3V解：負(fù)載電流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。。。IIHN個(gè)ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2≥3VNN=25＝25第22頁(yè)/共41頁(yè)2023/9/223ABCR1R2VCCVOB1B2T1T2

兩管單元TTL與非門(mén)的靜態(tài)特性3.直流功耗P=ICC*VCC靜態(tài)功耗：電路導(dǎo)通和截止時(shí)的功耗1.空載導(dǎo)通電源電流ICCL:2.空載截止電源電流ICCH:3.電路

平均靜態(tài)功耗：4K4K第23頁(yè)/共41頁(yè)2023/9/224ABCR1R2VCCVOB1B2T1T2

兩管單元TTL與非門(mén)的瞬態(tài)特性延遲時(shí)間下降時(shí)間存儲(chǔ)時(shí)間上升時(shí)間Vit0Vit0t0t1t2t3t4t5td=t1-t0tf=t2-t1ts=t4-t3tr=t5-t4第24頁(yè)/共41頁(yè)2023/9/225

平均傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL

：輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間，截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間，平均傳輸延遲時(shí)間tpd：通常tPLH＞tPHL，tpd越小，電路的開(kāi)關(guān)速度越高。輸入信號(hào)VI輸出信號(hào)V0返回第25頁(yè)/共41頁(yè)2023/9/226ABCR1R2VCCVOB1B2T1T2簡(jiǎn)易TTL與非門(mén)的缺點(diǎn)1.輸入抗干擾能力小2.電路輸出端負(fù)載能力弱3.IB2太小，導(dǎo)通延遲改善小四管單元與非門(mén)第26頁(yè)/共41頁(yè)2023/9/227簡(jiǎn)易TTL與非門(mén)的版圖接觸孔集電區(qū)基區(qū)發(fā)射區(qū)電阻電源線VCCVSS第27頁(yè)/共41頁(yè)2023/9/228

典型四管單元TTL與非門(mén)ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R5第28頁(yè)/共41頁(yè)2023/9/229

典型四管單元TTL與非門(mén)ABCR1R2VCCVOB1B2T1T2T3T5T2管使電路低電平噪聲容限VNML提高了一個(gè)結(jié)壓降，因此電路抗干擾能力增強(qiáng)。T3、T5構(gòu)成推挽輸出（又稱(chēng)圖騰柱輸出），使電路負(fù)載能力增強(qiáng)。T5基極驅(qū)動(dòng)電流增大，電路導(dǎo)通延遲得到改善。ABCR1R2VCCVOB1B2T1T2電平移位作用R3R4180第29頁(yè)/共41頁(yè)2023/9/230ABCR1R2VCCVOB1B2T1T2兩管單元TTL與非門(mén)

電路抗干擾能力小電路輸出端負(fù)載能力弱

IB2小，導(dǎo)通延遲較大四管單元TTL與非門(mén)T2管的引入提高了抗干擾能力有源負(fù)載的引入提高了電路的負(fù)載能力ABCR1R2VCCVOB1B2T1T2T5第30頁(yè)/共41頁(yè)2023/9/231ABCR1R2VCCVOB1B2T1T2T5電路導(dǎo)通時(shí)，T2、T5飽和VO=VOL這時(shí)，T2管的集電極和輸出之間的電位差為：VC2-VO=VCES2+VBES5-VCES5≈VBES5=0.8VT5和D不能同時(shí)導(dǎo)通D起了電平移位的作用R5T3第31頁(yè)/共41頁(yè)2023/9/232ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管構(gòu)成達(dá)林頓管，T4管不會(huì)進(jìn)入飽和區(qū)反向時(shí)T4管的基極有泄放電阻，使電路的平均延遲時(shí)間下降四管單元TTL與非門(mén)五管單元TTL與非門(mén)第32頁(yè)/共41頁(yè)2023/9/2335管單元TTL與非門(mén)電路輸入級(jí)由多發(fā)射極晶體管T1和基極電組R1組成，它實(shí)現(xiàn)了輸入變量A、B、C的與運(yùn)算輸出級(jí)：由T3、T4、T5和R4、R5組成其中T3、T4構(gòu)成復(fù)合管，與T5組成推拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力中間級(jí)是放大級(jí)，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個(gè)相位相反的電壓信號(hào)第33頁(yè)/共41頁(yè)2023/9/234TTL與非門(mén)工作原理

輸入端至少有一個(gè)接低電平0.3V3.6V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其它發(fā)射結(jié)均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微飽和狀態(tài)。T4：放大狀態(tài)。電路輸出高電平為：5V第34頁(yè)/共41頁(yè)2023/9/235

輸入端全為高電平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此輸出為邏輯低電平VOL=0.3V3.6V發(fā)射結(jié)反偏而集電極正偏.處于反向放大狀態(tài)T2：飽和狀態(tài)T3：Vc2=Vces2+Vbe5≈1V，使T3導(dǎo)通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：飽和狀態(tài)，TTL與非門(mén)工作原理第35頁(yè)/共