時序邏輯電路觸發(fā)器

2011.8.29數(shù)字邏輯與電路4.1時序電路概述4.1.1組合電路與時序電路的區(qū)別（1）組合電路：電路的輸出只與電路的輸入有關(guān)，與電路的前一時刻的狀態(tài)無關(guān)（2）時序電路：電路在某一給定時刻的輸出取決于該時刻電路的輸入還取決于前一時刻電路的狀態(tài)由觸發(fā)器保存時序電路：組合電路+觸發(fā)器電路的狀態(tài)與時間順序有關(guān)2011.8.29數(shù)字邏輯與電路式中：tn、tn+1表示相鄰的兩個離散時間組合電路存儲電路Z1ZmW1WhY1YKX1Xn輸出狀態(tài)輸出方程：Z(tn)=F[X(tn),Y(tn)]狀態(tài)方程：Y(tn+1)=G[W(tn),Y(tn)]控制方程:W(tn)=H[X(tn),Y(tn)]4.1.2時序電路的結(jié)構(gòu)輸出信號輸入信號現(xiàn)態(tài)或原狀態(tài)次態(tài)或新狀態(tài)控制信號時鐘脈沖4.1時序電路概述2011.8.29數(shù)字邏輯與電路4.1.3時序電路的分類1、輸出Z(tn)與現(xiàn)態(tài)Y(tn)及輸入X(tn)的關(guān)系分：Z(tn)=F[Y(tn)]穆爾型(Moore)電路F[X(tn),Y(tn)]米萊型(Mealy)電路2、從控制時序狀態(tài)的脈沖源來分：時序電路同步：異步：存儲電路里所有觸發(fā)器由一個統(tǒng)一的時鐘脈沖源控制沒有統(tǒng)一的時鐘脈沖4.1時序電路概述2011.8.29數(shù)字邏輯與電路4.2觸發(fā)器（1）觸發(fā)器是時序邏輯電路的基本單元。（2）使用功能表、特性方程、狀態(tài)轉(zhuǎn)移真值表、狀態(tài)圖、波形圖來描述觸發(fā)器的邏輯功能。（3）觸發(fā)器的類型按邏輯功能分：雙穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、無穩(wěn)態(tài)觸發(fā)器（多諧振蕩器）。按電路結(jié)構(gòu)分：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。

4.2.1觸發(fā)器的基本概念2011.8.29數(shù)字邏輯與電路（1）電路組成及工作原理4.2.2基本RS觸發(fā)器由兩個與非門交叉連接而成若按照組合邏輯分析方法，電路的邏輯表達(dá)式：&G1&G2QQDS容易證明表達(dá)式不能完整描述電路狀態(tài)4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路SDRDQnQn+1000001010011100101110111狀態(tài)轉(zhuǎn)移真值表10101011&G1&G21（1）輸入SD=0,RD=1時4.2.2基本RS觸發(fā)器4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路SDRDQnQn+1000001010011100101110111狀態(tài)轉(zhuǎn)移真值表10011001&G1&G211Qn+1=1，即所謂的“置位”4.2.2基本RS觸發(fā)器（1）輸入SD=0,RD=1時4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路SDRDQnQn+1000001010011100101110111狀態(tài)轉(zhuǎn)移真值表01100110&G1&G21100考慮到電路的對稱性，觸發(fā)器的輸出狀態(tài)應(yīng)為“0”，即所謂的“復(fù)位”。（2）輸入SD=1,RD=0時4.2.2基本RS觸發(fā)器4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路SDRDQnQn+1000001010011100101110111狀態(tài)轉(zhuǎn)移真值表11100110&G1&G2111000保持初狀態(tài)不變Qn+1=Qn（3）輸入SD=1,RD=1時4.2觸發(fā)器4.2.2基本RS觸發(fā)器2011.8.29數(shù)字邏輯與電路SDRDQnQn+1000001010011100101110111狀態(tài)轉(zhuǎn)移真值表001011&G1&G21110001*1*Qn+1=不能確定——“禁態(tài)”（4）輸入SD=0,RD=0時114.2觸發(fā)器4.2.2基本RS觸發(fā)器2011.8.29數(shù)字邏輯與電路基本RS觸發(fā)器置位、復(fù)位和保持的邏輯功能，可實(shí)現(xiàn)數(shù)碼的存儲和記憶。因存在禁態(tài)，所以使用受到一定限制。0101101011保持原態(tài)00不能確定邏輯功能表邏輯符號QQ4.2觸發(fā)器4.2.2基本RS觸發(fā)器（5）S-R觸發(fā)器的功能描述2011.8.29數(shù)字邏輯與電路SDRDQnQn+1000*001*010101111000101011001111狀態(tài)轉(zhuǎn)移真值表01

00011110SDRDQn

0

10011特征方程10S=1,R=0S=0,R=1S=1R=XS=XR=1狀態(tài)圖約束條件：SD、RD不能同時為04.2觸發(fā)器4.2.2基本RS觸發(fā)器（5）S-R觸發(fā)器的功能描述2011.8.29數(shù)字邏輯與電路由或非門構(gòu)成的RS觸發(fā)器的邏輯電路如下圖所示，請列出其輸出端的邏輯表達(dá)式和邏輯功能表。（6）或非門構(gòu)成RS觸發(fā)器邏輯功能表01100011

10保持不定Qn+1其它表達(dá)方式請同學(xué)們自己完成4.2觸發(fā)器4.2.2基本RS觸發(fā)器2011.8.29數(shù)字邏輯與電路基本RS觸發(fā)器的特點(diǎn)：（1）邏輯電路簡單（兩種電路形式）（2）具有記憶功能（3）觸發(fā)翻轉(zhuǎn)過程直接由輸入信號控制（4）存在禁態(tài)（增加應(yīng)用難度）在實(shí)際應(yīng)用中，有時要求系統(tǒng)中的各個觸發(fā)器在規(guī)定的時刻同步觸發(fā)翻轉(zhuǎn)，因此要求觸發(fā)器具備接受外加時鐘脈沖觸發(fā)的功能。4.2觸發(fā)器4.2.2基本RS觸發(fā)器2011.8.29數(shù)字邏輯與電路時鐘信號&a&b

C&d&c直接復(fù)位端

直接置位端4.2.3同步RS觸發(fā)器請關(guān)注RD

、SD的作用和使用方法4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路&c&d&a&b

CC=0時011觸發(fā)器保持原態(tài)4.2觸發(fā)器4.2.3同步RS觸發(fā)器2011.8.29數(shù)字邏輯與電路R=0,S=1時: Q=11&c&d&a&b

C0110110R=1,S=0時: Q=0R=0,S=0時: 保持R=1,S=1時: 禁態(tài)C=14.2觸發(fā)器4.2.3同步RS觸發(fā)器2011.8.29數(shù)字邏輯與電路邏輯功能表RDSDQn+100Qn01110011不定4.2觸發(fā)器4.2.3同步RS觸發(fā)器2011.8.29數(shù)字邏輯與電路邏輯符號SRCQQ10狀態(tài)轉(zhuǎn)換圖4.2觸發(fā)器4.2.3同步RS觸發(fā)器2011.8.29數(shù)字邏輯與電路QQQQ(1)基本RS(與非門）(2)基本RS(或非門）小結(jié)SRCQQ(3)同步RS4.2觸發(fā)器4.2.3同步RS觸發(fā)器2011.8.29數(shù)字邏輯與電路觸發(fā)器的特性方程(1)基本RS(與非門）(2)基本RS(或非門）(3)同步RS4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路0101101011保持原態(tài)00不能確定觸發(fā)器的功能表0110100100保持原態(tài)11不能確定(1)基本RS(與非門）(2)基本RS(或非門）(3)同步RS4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路狀態(tài)轉(zhuǎn)移真值表SDRDQnQn+10001*0011*010101111000101011001111SDRDQnQn+10000001101000110100110111100*1110*(1)基本RS(與非）(2)基本RS(或非）4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路觸發(fā)器狀態(tài)轉(zhuǎn)換圖10S=1,R=0S=0,R=1S=0R=XS=XR=010S=1,R=0S=0,R=1S=1R=XS=XR=1(1)基本RS(與非）(2)基本RS(或非）4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路&e&f&c&d&a&bDCPCP=0期間，c、d被鎖，D對Q不產(chǎn)生任何影響,Q保持原態(tài)。0011（1）邊沿觸發(fā)工作原理4.2.4D觸發(fā)器c=1,d=1反饋到a、b的輸入，a、b輸出取決于D。114.2觸發(fā)器2011.8.29數(shù)字邏輯與電路1001101&e&f&c&d&a&bDC當(dāng)D=0時：a＝1，b＝0；當(dāng)D=1時：a＝0，b＝1；4.2觸發(fā)器4.2.4D觸發(fā)器（1）邊沿觸發(fā)工作原理2011.8.29數(shù)字邏輯與電路CP上升沿到達(dá)時,c、d開啟，使c=1,d=0。11110110Q翻轉(zhuǎn)為101&e&f&c&d&a&bDC4.2觸發(fā)器4.2.4D觸發(fā)器（1）邊沿觸發(fā)工作原理2011.8.29數(shù)字邏輯與電路CP正沿過后，d=0將c封鎖,并使b=1，維持d=0。11001因此在以后CP=1期間D的變化不影響輸出。001&e&f&c&d&a&bDC1即D觸發(fā)器的狀態(tài)變化僅發(fā)生在CP：0→1變化的瞬間。4.2觸發(fā)器4.2.4D觸發(fā)器（1）邊沿觸發(fā)工作原理2011.8.29數(shù)字邏輯與電路（2）D觸發(fā)器的邏輯符號DCRDSDQQDCRDSDQQ高電平觸發(fā)方式上升沿觸發(fā)方式下降沿觸發(fā)方式&e&f&c&d&a&bDCRDSD4.2觸發(fā)器4.2.4D觸發(fā)器2011.8.29數(shù)字邏輯與電路（4）邏輯功能表D01Qn+1

01（3）特性方程4.2觸發(fā)器4.2.4D觸發(fā)器2011.8.29數(shù)字邏輯與電路（5）D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖10課堂練習(xí)：P221

4-3（1～4）4.2觸發(fā)器4.2.4D觸發(fā)器2011.8.29數(shù)字邏輯與電路4.2.5主從觸發(fā)器(1)主從RS觸發(fā)器4.2觸發(fā)器1RDSDC主觸發(fā)器QQRDSDSR從觸發(fā)器QQCRDSDSR2011.8.29數(shù)字邏輯與電路（1）主從RS觸發(fā)器邏輯表達(dá)式：特性表：見P164表4-6驅(qū)動表：SR000×0110100111×001狀態(tài)轉(zhuǎn)換圖4.2觸發(fā)器4.2.5主從觸發(fā)器2011.8.29數(shù)字邏輯與電路（1）主從RS觸發(fā)器邏輯表達(dá)式：cQSR下降沿有效（敏感）找準(zhǔn)觸發(fā)沿狀態(tài)看沿前4.2觸發(fā)器4.2.5主從觸發(fā)器2011.8.29數(shù)字邏輯與電路JK不存在禁態(tài)C主觸發(fā)器QQRDSDSR1RDSD從觸發(fā)器QQCRDSDSR(2)主從JK觸發(fā)器4.2觸發(fā)器4.2.5主從觸發(fā)器2011.8.29數(shù)字邏輯與電路JK觸發(fā)器的狀態(tài)轉(zhuǎn)換表JKQnQn+1000000110100011010011011110111104.2觸發(fā)器4.2.5主從觸發(fā)器（2）主從JK觸發(fā)器2011.8.29數(shù)字邏輯與電路邏輯功能表J0011K0101Qn+1Qn01Qn邏輯符號SDRDJKCQQ特性方程4.2觸發(fā)器4.2.5主從觸發(fā)器（2）主從JK觸發(fā)器2011.8.29數(shù)字邏輯與電路10JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖JKQnQn+1000000110100011010011011110111104.2觸發(fā)器4.2.5主從觸發(fā)器（2）主從JK觸發(fā)器2011.8.29數(shù)字邏輯與電路cJKQ時序圖課堂練習(xí)：P221

4-3（7～13）4.2觸發(fā)器4.2.5主從觸發(fā)器(2)主從JK觸發(fā)器2011.8.29數(shù)字邏輯與電路（1）JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器DSDRDCJKQQ1D觸發(fā)器4.2.6觸發(fā)器的轉(zhuǎn)換4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路（2）JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器TSDRDJKCQQ4.2觸發(fā)器4.2.6觸發(fā)器的轉(zhuǎn)換2011.8.29數(shù)字邏輯與電路CDQQ（3）D觸發(fā)器轉(zhuǎn)換為觸發(fā)器每來一個脈沖Q翻轉(zhuǎn)一次4.2觸發(fā)器4.2.6觸發(fā)器的轉(zhuǎn)換2011.8.29數(shù)字邏輯與電路QQQQSDRDJKCQQDCRDSDQQTCRDSDQQ(1)基本RS(與非門）(2)基本RS(或非門）（3）JK（4）D（5）T小結(jié)SRCQQ(3)同步RS4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路觸發(fā)器的特性方程4.2觸發(fā)器2011.8.29數(shù)字邏輯與電路0101101011保持原態(tài)00不能確定觸發(fā)器的功能表0110100100保持原態(tài)11不能確定J0011K0101Qn+1Qn0