2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理歷年高頻考題帶答案難題附詳解

2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理歷年高頻考題帶答案難題附詳解（圖片大小可自由調(diào)整）第1卷一.歷年考點(diǎn)試題黑鉆版(共50題)1.假設(shè)：某機(jī)主存容量為2M字節(jié)，Cache容量為8K字節(jié)，采用2路組相聯(lián)結(jié)構(gòu)，每個(gè)數(shù)據(jù)塊大小為128字節(jié)。問：

(1)Cache共分為多少組?每組有多少個(gè)數(shù)據(jù)塊?

(2)主存共分多少組?每組多少個(gè)數(shù)據(jù)塊?

(3)主存地址的格式(各字段名稱及其位數(shù))是什么?

(4)Cache中每個(gè)數(shù)據(jù)塊對應(yīng)的Tag至少應(yīng)該有多少位?

(5)Cache中Tag的內(nèi)容應(yīng)該來自主存地址中的哪個(gè)字段?2.用一位奇偶校驗(yàn)法，能檢測出一位存儲器錯(cuò)的百分比是

。A.0%B.25%C.50%D.100%3.在CPU的組成結(jié)構(gòu)中，不需要______。A.指令寄存器B.數(shù)據(jù)寄存器C.地址譯碼器D.地址寄存器4.關(guān)于控制器的主要功能，下面說法中最準(zhǔn)確的是______。A.產(chǎn)生時(shí)序信號B.從主存取出一條指令C.完成指令譯碼D.從主存取出一條指令、完成指令譯碼、產(chǎn)生時(shí)序信號、指揮各部件完成指令指定的操作5.指令系統(tǒng)采用不同尋址方式的目的是______。A.增加內(nèi)存容量B.縮短指令長度、擴(kuò)大尋址空間C.提高訪問內(nèi)存的速度D.簡化指令譯碼電路6.在DMA傳送方式中，發(fā)出DMA請求的是______。A.外部設(shè)備B.DMA控制器C.CPUD.主存7.異步傳送方式常用于______中，作為主要控制方式。A.微型機(jī)的CPU內(nèi)部控制B.硬連線控制器C.微程序控制器D.串行I/O總線8.計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)可以分為6層，其層次之間的依存關(guān)系是______。A.上下層之間相互無關(guān)B.上層實(shí)現(xiàn)對下層的功能擴(kuò)展，而下層是實(shí)現(xiàn)上層的基礎(chǔ)C.上層實(shí)現(xiàn)對下層的擴(kuò)展作用，而下層對上層有限制作用D.上層和下層的關(guān)系是相互依存、不可分割的9.CPU中的通用寄存器，______。A.只能存放數(shù)據(jù)，不能存放地址B.可以存放數(shù)據(jù)和地址C.既不能存放數(shù)據(jù)，也不能存放地址D.可以存放數(shù)據(jù)和地址，還可以替代指令寄存器10.下列______屬于應(yīng)用軟件。A.操作系統(tǒng)B.編譯程序C.連接程序D.文本處理11.將高級語言源程序轉(zhuǎn)化為目標(biāo)程序的過程是______。A.匯編B.編譯C.解釋D.譯碼12.下列說法中，正確的是______。A.尋址方式是指令如何給出操作數(shù)或操作數(shù)地址B.所有指令的尋址方式都相同C.所有指令都有操作碼和地址碼D.指令的功能與尋址方式無關(guān)13.設(shè)機(jī)器數(shù)字長8位(含1位符號位)，若機(jī)器數(shù)BAH為原碼，算術(shù)左移1位和算術(shù)右移1位分別得______。A.F4H，EDHB.B4H，6DHC.F4H，9DHD.B5H，EDH14.下列關(guān)于存儲系統(tǒng)的說法中，正確的是______。A.Cahce—主存層次和主存—輔存層次都利用了程序的局部性原理B.Cache—主存層次利用了程序的局部性原理，而主存—輔存層次沒有C.主存—輔存層次利用了程序的局部性原理，而Cache—主存層次沒有D.以上都不對15.下列為8位移碼機(jī)器數(shù)[x]移，當(dāng)求[-x]移時(shí)，

將會發(fā)生溢出。A.11111111B.00000000C.10000000D.01111111116.下列不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)是______。A.提高微程序的執(zhí)行速度B.提供微程序設(shè)計(jì)的靈活性C.縮短微指令的長度D.增大控制存儲器的容量17.下列總線中，數(shù)據(jù)傳輸速率最高的是______。A.PCI總線B.VESA總線C.USB總線D.AGP總線18.I/O接口中數(shù)據(jù)緩沖區(qū)的作用是______。A.用來暫存外部設(shè)備和CPU直接傳送的數(shù)據(jù)B.用來暫存外部設(shè)備的狀態(tài)C.用來暫存外部設(shè)備的地址D.以上都是19.下列關(guān)于計(jì)算機(jī)系統(tǒng)中的概念的說法中，正確的是______。

Ⅰ．CPU中不包括地址譯碼器

Ⅱ．CPU中程序計(jì)數(shù)器(PC)中存放的是操作數(shù)地址

Ⅲ．CPU中決定指令執(zhí)行順序的是程序計(jì)數(shù)器

Ⅳ．在CPU中狀態(tài)寄存器對用戶是完全透明的A.僅Ⅰ、ⅢB.僅Ⅲ、ⅣC.僅Ⅱ、Ⅲ、ⅣD.僅Ⅰ、Ⅲ、Ⅳ20.下列因素中，與Cache的命中率無關(guān)的是______。A.Cache塊的大小B.Cache的容量C.主存的存取時(shí)間D.Cache的塊數(shù)21.假設(shè)磁盤存儲器轉(zhuǎn)速為3000r/min，分8個(gè)扇區(qū)，每扇區(qū)存儲1KB，主存與磁盤存儲器數(shù)據(jù)傳送的寬度為16位(即每次傳送16位)。假設(shè)一條指令最長執(zhí)行時(shí)間為25s。

試問：是否可采用一條指令執(zhí)行結(jié)束時(shí)響應(yīng)DMA請求的方案，為什么?若不行，應(yīng)采用什么方案?22.CPU的讀/寫控制信號的作用是______。A.決定數(shù)據(jù)總線上的數(shù)據(jù)流方向B.控制存儲器操作的讀/寫類型C.控制流入、流出存儲器信息的方向D.以上都是23.根據(jù)______，我們可以將計(jì)算機(jī)的發(fā)展史分為四代。A.計(jì)算機(jī)規(guī)模B.計(jì)算機(jī)速度C.操作系統(tǒng)D.物理器件(邏輯元件)24.“總線忙”信號由______建立。A.獲得總線控制權(quán)的設(shè)備B.發(fā)出“總線請求”的設(shè)備C.總線控制器D.CPU25.中斷系統(tǒng)一般是由相應(yīng)的______組成的。A.硬件B.軟件C.硬件和軟件D.固件26.下列的那一個(gè)存儲器是必須在CPU中

。A.控制存儲器B.Cache存儲器C.主存儲器D.輔助存儲器27.下列有關(guān)指令和微指令之間關(guān)系的描述中，正確的是______。A.一條指令的功能通過執(zhí)行一條微指令來實(shí)現(xiàn)B.一條指令的功能通過執(zhí)行一個(gè)微程序來實(shí)現(xiàn)C.一條微指令的功能通過執(zhí)行一條指令來實(shí)現(xiàn)D.一條微指令的功能通過執(zhí)行一個(gè)微程序來實(shí)現(xiàn)28.某浮點(diǎn)機(jī)，采用規(guī)格化浮點(diǎn)數(shù)表示，階碼用移碼表示(最高位代表符號位)，尾數(shù)用補(bǔ)碼表示。下列哪個(gè)數(shù)的表示是規(guī)格化浮點(diǎn)數(shù)______。(階碼在前，尾數(shù)在后)A.11111111，1.1000…00B.0011111，1.0111…01C.1000001，0.1111…01D.A和C都是29.在異步通信方式中，一個(gè)總線傳輸周期的過程是______。A.先傳送數(shù)據(jù)，再傳送地址B.先傳送地址，再傳送數(shù)據(jù)C.只傳輸數(shù)據(jù)D.無法確定30.一個(gè)C語言程序在一臺32位機(jī)器上運(yùn)行，程序中定義了3個(gè)變量x、y、z，其中x和z是int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x、y、z的值分別是______。A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFF0076HC.x=0000007FH，y=FFF7H，z=FFFF0076HD.x=0000007FH，y=FFF7H，z=00000076H31.用二地址指令來完成算術(shù)運(yùn)算時(shí)，其結(jié)果一般存放在______。A.其中一個(gè)地址碼提供的地址中B.棧頂C.累加器(ACC)中D.以上都不對32.CPU響應(yīng)中斷的時(shí)間是

。A.中斷源提出請求B.取指周期結(jié)束C.執(zhí)行周期結(jié)束D.間址周期結(jié)束33.以下是有關(guān)對DMA方式的敘述：

Ⅰ．DMA控制器向CPU青求的是總線使用權(quán)

Ⅱ．DMA方式可用于鍵盤和鼠標(biāo)的數(shù)據(jù)輸入

Ⅲ．DMA方式下整個(gè)I/O過程完全不需要CPU介入

Ⅳ．DMA方式需要用中斷處理進(jìn)行輔助操作

以上敘述中，錯(cuò)誤的是______。A.Ⅰ、ⅡB.Ⅱ、ⅢC.Ⅱ、ⅣD.Ⅲ、Ⅳ34.通道程序是由______組成，通道對CPU的請求通過______形式，CPU對通道的訪問通過______形式。A.I/O指令，自陷，中斷B.通道指令(通道控制字)，中斷，I/O指令C.通道狀態(tài)字，通道命令，自陷D.通道狀態(tài)字，跳轉(zhuǎn)指令，通道命令35.下列選項(xiàng)中，能引起外部中斷請求的事件是______。A.鼠標(biāo)輸入B.除數(shù)為0C.浮點(diǎn)運(yùn)算下溢D.訪存缺頁36.當(dāng)且僅當(dāng)______發(fā)生時(shí)，認(rèn)為浮點(diǎn)數(shù)溢出。A.階碼上溢B.尾數(shù)上溢C.尾數(shù)與階碼同時(shí)上溢D.尾數(shù)或階碼上溢37.在單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉

觸發(fā)器，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷，導(dǎo)致中斷服務(wù)程序被干擾。A.中斷允許B.中斷請求C.中斷屏蔽D.中斷保護(hù)38.CPU包括______。

Ⅰ．ALU

Ⅱ．寄存器

Ⅲ．CU

Ⅳ．CacheA.Ⅰ、ⅡB.Ⅰ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅰ、Ⅱ、Ⅲ、Ⅳ39.下列關(guān)于同步總線的說法中，正確的有______。

Ⅰ．同步總線一般按最慢的部件來設(shè)置公共時(shí)鐘

Ⅱ．同步總線一般不能很長

Ⅲ．同步總線一般采用應(yīng)答方式進(jìn)行通信

Ⅳ．通常，CPU內(nèi)部總線、處理器總線等采用同步總線A.Ⅰ、ⅡB.Ⅰ、Ⅱ、ⅣC.Ⅲ、ⅣD.Ⅱ、Ⅲ、Ⅳ40.用n+1位字長(含1位符號位)表示原碼定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是

；用n+1位字長(含1位符號位)表示原碼定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是(

)。A.0≤|N|≤2n-1B.0≤|N|≤2n+1-1C.1≤|N|≤2n-1-1D.1≤|N|≤2n-1E.0≤|N|≤1-2-nF.0≤|N|≤1-2-(n+1)41.寫出一個(gè)定點(diǎn)8位字長的二進(jìn)制數(shù)在下列情況中所能表示的真值(數(shù)值)范圍：

1)不帶符號數(shù)表示。

2)原碼表示。

3)補(bǔ)碼表示。

4)反碼表示。

5)移碼表示。42.馮·諾依曼機(jī)的基本工作方式是______。A.控制流驅(qū)動(dòng)方式B.多指令多數(shù)據(jù)流方式C.微程序控制方式D.數(shù)據(jù)流驅(qū)動(dòng)方式43.DRAM存儲芯片，常用的片選信號是

。A.RASB.CASC.RAS和CASD.CS44.執(zhí)行for循環(huán)時(shí)，需要傳送循環(huán)次數(shù)值給某專用寄存器，一般使用的尋址方式是______。A.立即尋址B.直接尋址C.基址尋址D.相對尋址45.DMA方式的接口電路中有程序中斷部件，其作用是______。A.實(shí)現(xiàn)數(shù)據(jù)傳送B.向CPU提出總線使用權(quán)C.向CPU提出傳輸結(jié)束D.發(fā)中斷請求46.計(jì)算機(jī)硬件系統(tǒng)直接運(yùn)行的程序是______。A.源程序B.目標(biāo)程序C.匯編語言程序D.高級語言程序47.CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知Cache存取周期為40ns，主存儲取周期為160ns。求：

(1)Cache的命中率H。

(2)Cache-主存系統(tǒng)的訪問效率e。

(3)平均訪問時(shí)間Ta。48.某計(jì)算機(jī)的指令系統(tǒng)中共有101條不同的指令，采用微程序控制方式時(shí)，控制存儲器中具有的微程序數(shù)目至少是______。A.100B.102C.103D.10449.將下列邏輯地址轉(zhuǎn)換為物理地址，寫出計(jì)算過程，對不能計(jì)算的說明為什么。

0793，1197，2099，3320，4188，5332

2)假設(shè)程序要訪問第2頁，頁面置換算法為改進(jìn)的Clock算法(詳見《操作系統(tǒng)》)，請問該淘汰哪頁?頁表如何修改?上述地址的轉(zhuǎn)化結(jié)果是否改變?變成多少?

3．下圖表示使用快表(頁表)的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存儲器中，其容量為8個(gè)存儲單元。問：

1)當(dāng)CPU按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少?

2)當(dāng)CPU按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少?

3)當(dāng)CPU按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少?

50.下列選項(xiàng)中，能引起外部中斷的事件是

。A.鍵盤輸入B.除數(shù)為OC.浮點(diǎn)運(yùn)算下溢D.訪存缺頁第1卷參考答案一.歷年考點(diǎn)試題黑鉆版1.參考答案：根據(jù)Cache的容量為8KB，每個(gè)數(shù)據(jù)塊大小為128字節(jié)，則Cache一共可分為8KB/128B=64塊，采用2路組相聯(lián)結(jié)構(gòu)，則共分為32組，每組有2塊。

(2)主存共有2MB/128B=214塊，則可分為32組，每組214/32=512塊，主存組與Cache組之間采用直接映射，組內(nèi)數(shù)據(jù)塊采用全相聯(lián)映射。

(3)主存地址的格式為：

(4)Cache中每個(gè)數(shù)據(jù)塊對應(yīng)的Tag至少應(yīng)有9位。

(5)Tag的內(nèi)容來自主存地址中的“主存字塊標(biāo)記”字段。2.參考答案：D奇偶校驗(yàn)?zāi)軝z測一位存儲器錯(cuò)，而不能進(jìn)行糾錯(cuò)，所以檢測出一位存儲器錯(cuò)的百分比為100%。3.參考答案：C[解析]CPU由運(yùn)算器和控制器組成?？刂破饔沙绦蛴?jì)數(shù)器(PC)、指令寄存器(IR)、存儲器地址寄存器(MAR)、存儲器數(shù)據(jù)寄存器(MDR)、指令譯碼器、時(shí)序電路和微操作信號發(fā)生器組成?？忌f不要把地址譯碼器和指令譯碼器搞混。地址譯碼器屬于存儲器，若地址是直接給出的，則存儲器也可以不使用地址譯碼器。4.參考答案：D完整角度上講，控制器的主要功能可以表述為從主存取出一條指令、完成指令譯碼、產(chǎn)生時(shí)序信號、指揮各部件完成指令指定的操作。5.參考答案：B為了擴(kuò)大尋址空間，計(jì)算機(jī)指令系統(tǒng)采用了很多不同方式的尋址方式。6.參考答案：A[解析]在DMA傳送方式中，首先由外部設(shè)備向DMA控制器發(fā)出DMA請求信號，然后由DMA控制器向CPU發(fā)出總線請求信號。7.參考答案：A異步傳輸方式會用于微型機(jī)的CPU內(nèi)部控制。8.參考答案：B[解析]在計(jì)算機(jī)多層次結(jié)構(gòu)中，上下層是可以分割的，且上層是下層的功能實(shí)現(xiàn)。此外，上層在下層的基礎(chǔ)上實(shí)現(xiàn)了更加豐富的功能，僅有下層而沒有上層也是可以的。9.參考答案：B[解析]通用寄存器供用戶自由編程，可以存放數(shù)據(jù)和地址。而指令寄存器是專門用于存放指令的專用寄存器，不能由通用寄存器代替。10.參考答案：D[解析]操作系統(tǒng)屬于大型系統(tǒng)軟件；編譯程序?qū)儆谡Z言處理程序；連接程序?qū)儆诜?wù)性程序，故選D。11.參考答案：B將高級語言轉(zhuǎn)化為目標(biāo)程序后，計(jì)算機(jī)硬件才能夠執(zhí)行，轉(zhuǎn)化的過程為編譯。12.參考答案：D[解析]尋址方式是處理器根據(jù)指令中給出的地址信息來尋找物理地址的方式，與指令的功能無關(guān)。13.參考答案：C[解析]原碼左、右移均補(bǔ)0，且符號位不變(注意與補(bǔ)碼移位的區(qū)別)。BAH=(10111010)2，算術(shù)左移1位得(11110100)2=F4H，算術(shù)右移1位得(10011101)2=9DH。14.參考答案：A[解析]局部性原理：CPU訪問存儲器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中。Cache—主存層次和主存—輔存層次都利用了程序的局部性原理。15.參考答案：B8位移碼的表示范圍是-128～+127．所以x=-128時(shí)會發(fā)生溢出。16.參考答案：D[解析]微指令的設(shè)計(jì)目標(biāo)和指令結(jié)構(gòu)的設(shè)計(jì)目標(biāo)類似，都是基于執(zhí)行速度、靈活性和指令長度這3個(gè)主要方面考慮的。而控制存儲器容量的大小與微指令的設(shè)計(jì)目標(biāo)無關(guān)。17.參考答案：D[解析]AGP(AcceleratedGraphicPorts)總線是專門用來連接顯示卡的高速總線，其中AGP8X版本的AGP總線數(shù)據(jù)傳輸速率可達(dá)2.1GB/s，遠(yuǎn)大于其他3種總線。18.參考答案：A[解析]I/O接口中數(shù)據(jù)緩沖區(qū)的作用是用來暫存外部設(shè)備和CPU直接傳送的數(shù)據(jù)。19.參考答案：A[解析]Ⅰ：地址譯碼器是存儲器在對地址進(jìn)行譯碼時(shí)所需要的，CPU中沒有地址譯碼器，故Ⅰ正確。

Ⅱ：CPU中程序計(jì)數(shù)器(PC)中存放的是當(dāng)前欲執(zhí)行指令的地址，而不是操作數(shù)地址，故Ⅱ錯(cuò)誤。

Ⅲ：程序計(jì)數(shù)器的作用就是決定了指令下一步該執(zhí)行的順序，故Ⅲ正確。

Ⅳ：狀態(tài)寄存器、通用寄存器、程序計(jì)數(shù)器(PC)程序員能夠操作它們的內(nèi)容，這樣才能實(shí)現(xiàn)匯編的編程。但是諸如IR、MAR、MDR等都是CPU內(nèi)部的工作寄存器，程序員就不能改變其內(nèi)容了，也就是對程序員完全透明的，故Ⅳ錯(cuò)誤。20.參考答案：C[解析]Cache的塊長和塊數(shù)都是影響Cache命中率的重要因素，而Cache的總?cè)萘烤褪菈K長與塊數(shù)的乘積。Cache的命中率與主存的存取時(shí)間無關(guān)，故選C。21.參考答案：磁盤存儲器轉(zhuǎn)速為3000r/min，即50r/s。每轉(zhuǎn)傳送的數(shù)據(jù)為8×1KB=8KB，所以數(shù)據(jù)傳輸率為8KB×50r/s=400KB/s。16位數(shù)據(jù)的傳輸時(shí)間=16位/(400KB/s)=2B/(400KB/s)=5μs。由于5μs遠(yuǎn)小于25s，因此不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA的請求方案。應(yīng)采用每個(gè)CPU機(jī)器周期末查詢及響應(yīng)DMA的請求方案。22.參考答案：D[解析]讀/寫控制信號線決定了是從存儲器讀還是向存儲器寫，顯然A、B、C選項(xiàng)都正確。23.參考答案：D根據(jù)物理器件的不同，可以將計(jì)算機(jī)的發(fā)展分成不同的時(shí)代。24.參考答案：A[解析]在總線控制中，申請總線的設(shè)備向總線控制器發(fā)出“總線請求”，由總線控制器進(jìn)行裁決。如果經(jīng)裁決允許該設(shè)備使用總線，就由總線控制器向該設(shè)備發(fā)出“總線允許”信號，該設(shè)備接收到后發(fā)出“總線忙”信號，用于通知其他設(shè)備總線已被占用。當(dāng)該設(shè)備使用完總線時(shí)，將“總線忙”信號撤銷，釋放總線。25.參考答案：C[解析]中斷響應(yīng)要求快速進(jìn)行，因此一般用硬件實(shí)現(xiàn)，中斷處理過程一般用軟件實(shí)現(xiàn)，故本題選C。26.參考答案：A控制存儲器是微程序控制器的核心，必須在CPU中。其余選項(xiàng)都是屬于存儲器系統(tǒng)，在CPU的外部。27.參考答案：B[解析]微程序設(shè)計(jì)的概念：將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序中包含若干條微指令，而每一條微指令又對應(yīng)一個(gè)或幾個(gè)微操作命令。然后把這些微程序存到一個(gè)控制存儲器中，用尋找用戶程序的方法來尋找每個(gè)微程序中的微指令。所以逐條執(zhí)行每一條微指令，也就相應(yīng)地完成了一條機(jī)器指令的全部操作。28.參考答案：D[解析]負(fù)數(shù)補(bǔ)碼表示時(shí)，形式為1.0××…×(或1.10…0)的尾數(shù)是規(guī)格化浮點(diǎn)數(shù)的尾數(shù)。

規(guī)格化表示的位數(shù)形式總結(jié)如下，識記該規(guī)律有助于快速解題。

·正數(shù)：0.1××…×。

·負(fù)數(shù)(原碼)：1.1××…×。

·負(fù)數(shù)(補(bǔ)碼)：1.0××…×(或1.10…0)。

根據(jù)上述總結(jié)規(guī)律，A和C都是規(guī)格化數(shù)，故選D。29.參考答案：B[解析]通常將完成一次總線操作的時(shí)間稱為總線周期，其可分為以下4個(gè)階段：申請階段、尋址階段、傳輸階段和結(jié)束階段。而尋址階段就是傳送地址，傳輸階段就是傳送數(shù)據(jù)。30.參考答案：D[解析]x和z為int型，說明x和z都占32位的存儲空間。127換成二進(jìn)制為00000000000000000000000001111111，對應(yīng)的十六進(jìn)制為0000007FH。z進(jìn)行運(yùn)算后變成118，換成二進(jìn)制為00000000000000000000000001110110，對應(yīng)的十六進(jìn)制為00000076H。另外，因?yàn)閥為short型，所以y所占存儲空間為16位，且在計(jì)算機(jī)中使用補(bǔ)碼表示(默認(rèn)的)。-9的二進(jìn)制表示為1000000000001001，因此-9的補(bǔ)碼表示為1111111111110111(符號位不變，其余位取反加1)，對應(yīng)的十六進(jìn)制為FFF7H。31.參考答案：A[解析]在講解二地址指令時(shí)，討論過怎樣縮短指令長度，即以運(yùn)算結(jié)果覆蓋以前源操作數(shù)的內(nèi)容即可。指令的操作即為(A1)OP(A2)→A1或(A1)OP(A2)→A2，即A1或A2既代表源操作數(shù)的地址，又代表存放本次運(yùn)算結(jié)果的地址。32.參考答案：C因?yàn)镃PU是在指令周期的最后一個(gè)機(jī)器周期——執(zhí)行周期的結(jié)束時(shí)刻統(tǒng)一向所有中斷源發(fā)出中斷查詢信號，所以答案為C。33.參考答案：B[解析]Ⅰ正確，在實(shí)現(xiàn)DMA傳輸時(shí)，是由DMA控制器直接掌管總線，因此，存在著一個(gè)總線使用權(quán)轉(zhuǎn)移問題，即DMA傳輸前，CPU要把總線使用權(quán)交給DMA控制器，而在結(jié)束DMA傳輸后，DMA控制器應(yīng)立即把總線使用權(quán)再交回給CPU。

Ⅱ錯(cuò)誤，鍵盤和鼠標(biāo)的數(shù)據(jù)輸入應(yīng)該使用中斷請求方式。

Ⅲ錯(cuò)誤，DMA的數(shù)據(jù)交換過程包括3個(gè)步驟，DMA控制器的初始化、DMA傳送、DMA傳送的后處理。其中，CPU參與初始化和后處理兩部分工作，因此，Ⅲ選項(xiàng)錯(cuò)誤，其中傳送后處理部分，是通過向CPU發(fā)出“DMA結(jié)束”中斷請求，由CPU執(zhí)行相應(yīng)的中斷服務(wù)程序進(jìn)行數(shù)據(jù)校驗(yàn)等后處理工作的，因此Ⅳ正確。34.參考答案：B[解析]通道程序是主處理機(jī)為它準(zhǔn)備的一些通道指令，外設(shè)有DMA請求時(shí)，通過DMAC向CPU以發(fā)中斷的形式申請總線使用權(quán)，而當(dāng)CPU與DMAC傳送信息時(shí)如同一個(gè)I/O接口，所以通過I/O指令訪問。35.參考答案：A[解析]外部中斷一般是指由計(jì)算機(jī)外設(shè)發(fā)出的中斷請求，如：鍵盤中斷、打印機(jī)中斷、定時(shí)器中斷等。外部中斷是可以屏蔽的中斷，也就是說，利用中斷控制器可以屏蔽這些外部設(shè)備的中斷請求。

內(nèi)部中斷是指因硬件出錯(cuò)(如突然掉電、奇偶校驗(yàn)錯(cuò)等)、運(yùn)算出錯(cuò)(除數(shù)為零、運(yùn)算溢出、單步中斷等)、無效操作碼、DMA操作結(jié)束等所引起的中斷。內(nèi)部中斷是不可屏蔽的中斷。

所以，4個(gè)選項(xiàng)中，只有A是能引起外部中斷請求的事件，其他選項(xiàng)都是屬于引起內(nèi)部中斷請求的事件。36.參考答案：A浮點(diǎn)數(shù)溢出是指階碼溢出(超出所能表示的最大值)。尾數(shù)上溢時(shí)，尾數(shù)將被右移1位，階碼加1，這個(gè)操作被稱為右規(guī)。37.參考答案：A中斷允許觸發(fā)器EI：是CPU內(nèi)部用來表示是否允許響應(yīng)中斷請求的觸發(fā)器?？赏ㄟ^軟件設(shè)置，當(dāng)EI=1時(shí)，意味著CPU允許響應(yīng)中斷源的請求，反之，則不允許。在中斷過程中，中斷響應(yīng)的條件之一便是要EI=1(又稱為開中斷)。由于在單級中斷系統(tǒng)中，所有的中斷源都屬于同一級，當(dāng)CPU正在執(zhí)行某個(gè)中斷服務(wù)時(shí)，另一個(gè)中斷源又提出了新的中斷請求，CPU必須等執(zhí)行完正在執(zhí)行的中斷服務(wù)程序才能再響應(yīng)。故應(yīng)該將中斷允許觸發(fā)器關(guān)閉，使得其它中斷源即使有申請也不會被CPU響應(yīng)，所以答案選A。中斷請求觸發(fā)器IR是用來暫存中斷源發(fā)出的中斷請求信號。當(dāng)IR=1時(shí)，表示中斷源發(fā)出了中斷請求，IR=0，則表示沒有發(fā)出。中斷屏蔽觸發(fā)器IM是使CPU接收不到中斷源的中斷請求的觸發(fā)器。在多重中斷系統(tǒng)中，中斷屏蔽觸發(fā)器可以用來改變中斷處理的優(yōu)先等級。答案D中斷保護(hù)觸發(fā)器不存在。38.參考答案：C[解析]CPU包括運(yùn)算邏輯部件(ALU)、寄存器部件和控制部件(CU)等。

Cache是高速緩存器，不屬于CPU的組成部分。39.參考答案：B[解析]同步總線的特點(diǎn)是各部件采用時(shí)鐘信號進(jìn)行同步，協(xié)議簡單，因而速度快，接口邏輯很少。但總線上的每個(gè)部件必須在規(guī)定的時(shí)間內(nèi)完成要求的動(dòng)作，所以一般按最慢的部件來設(shè)計(jì)公共時(shí)鐘。而且由于時(shí)鐘偏移問題，同步總線一般不能很長。因此，一般同步總線用在部件之間距離短、存取速度一致的場合。通常，CPU內(nèi)部總線、處理器總線等采用同步總線。因此Ⅰ、Ⅱ和Ⅳ都是正確的。

Ⅲ屬于異步總線的特征。

異步總線采用應(yīng)答方式進(jìn)行通信，允許各設(shè)備之間的速度有較大的差異，因此，通常用于在具有不同存取速度的設(shè)備之間進(jìn)行通信。通常連接外設(shè)或其他機(jī)器的通信總線采用異步總線。

綜上，本題選B。40.參考答案：AE原碼8位定點(diǎn)整數(shù)的表示范圍是-127～+127，即-(27-1)～(27-1)，所以n+1的原碼定點(diǎn)整數(shù)表示范圍是：-(2n-1)～(2n-1)，8位原碼定點(diǎn)小數(shù)的表示范圍是-(1-27)～(1～2-7)，故n+1的原碼定點(diǎn)小數(shù)的表示范圍是：0≤|N|≤1-2-n。41.參考答案：此題考查各種機(jī)器數(shù)的表示范圍：

1)不帶符號數(shù)表示范圍：0～255。

2)原碼表示：-127～+127。

3)補(bǔ)碼表示：-128～+127。

4)反碼表示：-127～+127。

5)移碼表示：-128～+127。42.參考答案：A[解析]早期的馮·諾依曼機(jī)以運(yùn)算器為中心，且是單處理機(jī)，B是多處理機(jī)。馮·諾依曼機(jī)最根本的特征是采用“存儲程序”原理，基本工作方式是控制流驅(qū)動(dòng)方式。43.參考答案：ADRAM芯片的地址信號分為行地址和列地址分時(shí)從同一引腳輸入，為了區(qū)分行、列地址，采用不同的控制信號，先由RAS有效，將行地址輸入進(jìn)芯片內(nèi)部的行地址緩存器；然后CAS有效，將列地址送到列地址緩存器。DRAM芯片中沒有專用的片選信號CS，因?yàn)镽AS有效后，芯片就開始工作了，所以RAS有相當(dāng)于片選信號的作用。44.參考答案：A[解析]立即尋址用途一：例如需要傳送