cpld系統(tǒng)設(shè)計(jì)vhdl教程說明_第1頁
cpld系統(tǒng)設(shè)計(jì)vhdl教程說明_第2頁
cpld系統(tǒng)設(shè)計(jì)vhdl教程說明_第3頁
cpld系統(tǒng)設(shè)計(jì)vhdl教程說明_第4頁
cpld系統(tǒng)設(shè)計(jì)vhdl教程說明_第5頁
已閱讀5頁,還剩2頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

大電子者的好評,并希望能夠趕緊推出“CPLD器件及VHDL程序設(shè)計(jì)”的,為了能夠滿足大家的要求,提供的幫助,便抓緊時(shí)間推出了這套QuartusII的基本使用,從工程的建立、文本的輸入,系統(tǒng)的仿CPLDCPLDFPGA的各自特點(diǎn)、生產(chǎn)廠家和相應(yīng)的軟件以及開發(fā)相關(guān)的硬件描述語言。以分頻器為例,讓大家了解AlQuartusII軟件的基本使用方法和VHDL描述的基本結(jié)構(gòu)。第三講:加/減計(jì)數(shù)器例程,講解了計(jì)數(shù)器的VHDL語言的設(shè)計(jì)過程,以及硬件的通過地學(xué)習(xí),您就可以較快較好的掌握CPLD器件結(jié)構(gòu)和操作原理,VHDL語言的書寫規(guī)范和編寫方法,如果配套的CPLD開發(fā)板一起學(xué)習(xí),那肯定能夠起到事半功倍的效果,不再為學(xué)習(xí)CPLD和VHDL語言而發(fā)愁。課程內(nèi)容

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論