第8章-半導(dǎo)體存儲(chǔ)器和可編程邏輯器件教學(xué)課件

半導(dǎo)體存儲(chǔ)器和可編程邏輯器件作業(yè)8-38-88-98.1概述隨著集成電路設(shè)計(jì)和制造工藝的不斷改進(jìn)和完善，集成電路產(chǎn)品不僅在提高開關(guān)速度、降低功耗等方面有了很大的發(fā)展，電路的集成度也得到了迅速的提高，大規(guī)模集成電路LSI和超大規(guī)模集成電路VLSI已得到了廣泛的應(yīng)用。在分析和設(shè)計(jì)邏輯系統(tǒng)時(shí)，應(yīng)把LSI和VLSI作為一個(gè)功能模塊來進(jìn)行使用。LSI分為通用型和專用型兩大類。通用型LSI是指已被定型的標(biāo)準(zhǔn)化、系列化產(chǎn)品。各種型號(hào)的存儲(chǔ)器、微處理器等均屬此類。專用型LSI是指為某種特殊用途而專門設(shè)計(jì)制作的功能塊，只能使用在一些專用場所或設(shè)備中。本章僅簡要介紹存儲(chǔ)器可編程邏輯器件8.2半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器（簡稱存儲(chǔ)器）是一種能存儲(chǔ)大量二值信息或數(shù)據(jù)的半導(dǎo)體器件?？梢源鎯?chǔ)用戶程序以及實(shí)時(shí)數(shù)據(jù)等多種信息。存儲(chǔ)器分類按讀寫功能分為：只讀存儲(chǔ)器（Read-OnlyMemory，ROM）隨機(jī)存儲(chǔ)器（RandomAccessMemory，RAM）。按在計(jì)算機(jī)系統(tǒng)中的作用分為：主存儲(chǔ)器（內(nèi)存）輔助存儲(chǔ)器（外存）高速緩沖存儲(chǔ)器按信息的可保存性分為易失性存儲(chǔ)器非易失性存儲(chǔ)器易失性存儲(chǔ)器在系統(tǒng)關(guān)閉時(shí)會(huì)失去存儲(chǔ)的信息，它需要持續(xù)的電源供應(yīng)以維持?jǐn)?shù)據(jù)。大部分的RAM都屬于此類。非易失存儲(chǔ)器在系統(tǒng)關(guān)閉或無電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息，如ROM半導(dǎo)體存儲(chǔ)器、磁介質(zhì)或光介質(zhì)存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器ROM固定ROM（又稱掩膜ROM）可編程ROM可編程ROM（PROM）可擦除PROM（EPROM）電可擦除EPROM（E2PROM）快閃存儲(chǔ)器FLASHRAM靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）半導(dǎo)體存儲(chǔ)器按讀寫功能分類對(duì)存儲(chǔ)器的操作對(duì)存儲(chǔ)器的操作（也稱為訪問）通常分為兩類：讀操作從存儲(chǔ)器中取出其存儲(chǔ)信息的過程寫操作把信息存入到存儲(chǔ)器的過程存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器的技術(shù)指標(biāo)包括存儲(chǔ)容量、存取速度、可靠性、功耗、工作溫度范圍和體積等。其中存儲(chǔ)容量和存取速度為其主要指標(biāo)。存儲(chǔ)容量存儲(chǔ)容量是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息量，單位為位或比特（bit）。存儲(chǔ)器中的一個(gè)基本存儲(chǔ)單元能存儲(chǔ)1bit的信息，也就是可以存入一個(gè)0或一個(gè)1，所以存儲(chǔ)容量就是該存儲(chǔ)器基本存儲(chǔ)單元的總數(shù)。一個(gè)內(nèi)有8192個(gè)基本存儲(chǔ)單元的存儲(chǔ)器，其存儲(chǔ)容量為8Kbit（1K=210=1024）；這個(gè)存儲(chǔ)器如果每次可以讀（寫）8位二值碼，說明它可以存儲(chǔ)1K個(gè)字節(jié)（Byte），每字節(jié)為8位，這時(shí)的存儲(chǔ)容量也可以用1K8位來表示。存取速度存儲(chǔ)器的存取時(shí)間定義為存儲(chǔ)器從接收存儲(chǔ)單元地址碼開始，到取出或存入數(shù)據(jù)為止所需的時(shí)間，其上限值稱為最大存取時(shí)間。存取時(shí)間的大小反映了存儲(chǔ)速度的快慢。存取時(shí)間越短，則存取速度越快。隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM，又稱為讀寫存儲(chǔ)器。在工作過程中，既可從RAM的任意單元讀出信息，又可以把外部信息寫入任意單元。它具有讀、寫方便的優(yōu)點(diǎn)，但由于具有易失性，所以不利于數(shù)據(jù)的長期保存。根據(jù)存儲(chǔ)單元工作原理的不同，RAM可分為兩大類：靜態(tài)隨機(jī)存儲(chǔ)器SRAM動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAMSRAM的數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能保存，但其集成度受到限制。DRAM一般采用MOS管的柵極電容來存儲(chǔ)信息，必須由刷新電路定期刷新，但集成度高。特點(diǎn)：SRAM速度非?？?，但其價(jià)格較貴。DRAM的速度比SRAM慢，不過它比ROM快。RAM的結(jié)構(gòu)RAM電路通常由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路3部分組成。存儲(chǔ)矩陣由若干個(gè)存儲(chǔ)單元組成。在譯碼器和讀/寫控制電路的控制下，既可以對(duì)存儲(chǔ)單元寫入信息，又可以將存儲(chǔ)單元的信息讀出，完成讀/寫操作。地址譯碼器包括行地址譯碼器列地址譯碼器行地址譯碼器從存儲(chǔ)矩陣中選中行存儲(chǔ)單元；列地址譯碼器從存儲(chǔ)矩陣中選中列存儲(chǔ)單元，行與列均被選中線的交叉處的存儲(chǔ)單元與輸入/輸出線接通。讀/寫控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀/寫控制信號(hào)為高電平時(shí)，執(zhí)行讀操作；當(dāng)讀/寫控制信號(hào)為低電平時(shí)，執(zhí)行寫操作。2114RAM的結(jié)構(gòu)框圖2114RAM的工作模式1高阻010讀寫0011靜態(tài)存儲(chǔ)單元（了解）RAM的存儲(chǔ)單元分為靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元兩種。靜態(tài)存儲(chǔ)單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加控制電路而構(gòu)成的。由于使用的器件不同，靜態(tài)存儲(chǔ)單元又分為MOS型和雙極型兩類。由于CMOS集成電路最顯著的特點(diǎn)是靜態(tài)功耗小，因此其存儲(chǔ)單元在RAM中得到了廣泛應(yīng)用。6管CMOS靜態(tài)存儲(chǔ)單元（了解）靜態(tài)存儲(chǔ)單元存在的問題（了解）1）是靠觸發(fā)器來存儲(chǔ)數(shù)據(jù)的，功耗較大。2）由于每個(gè)單元要用多個(gè)管子，芯片的面積較大。動(dòng)態(tài)存儲(chǔ)單元（了解）為提高集成度、減小芯片尺寸、降低功耗，常利用MOS管柵極電容的電荷存儲(chǔ)效應(yīng)來組成動(dòng)態(tài)存儲(chǔ)器，以構(gòu)成動(dòng)態(tài)MOS存儲(chǔ)單元。管動(dòng)態(tài)存儲(chǔ)單元（1）電路組成（了解）只讀存儲(chǔ)器只讀存儲(chǔ)器ROM是存儲(chǔ)固定信息的存儲(chǔ)器件，在正常工作時(shí)ROM存儲(chǔ)的數(shù)據(jù)固定不變，只能讀出，不能隨時(shí)寫入，故稱為只讀存儲(chǔ)器。ROM為非易失性器件，當(dāng)器件斷電時(shí)，所存儲(chǔ)的數(shù)據(jù)不會(huì)丟失。只讀存儲(chǔ)器按數(shù)據(jù)的寫入方式分為固定ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）固定ROM所存儲(chǔ)的數(shù)據(jù)已由生產(chǎn)廠家在制造時(shí)用掩模板確定，用戶無法進(jìn)行更改，所以也稱掩模編程ROM?？删幊蘎OM在出廠時(shí)，存儲(chǔ)內(nèi)容全為1或全為0，用戶根據(jù)自己的需要進(jìn)行編程，但只能寫入一次，一旦寫入則不能再修改。EPROM具有較強(qiáng)的靈活性，它存儲(chǔ)的內(nèi)容既可按用戶需要寫入，也可以擦除后重新寫入。包括用紫外線擦除的PROM、電信號(hào)擦除PROM和快閃存儲(chǔ)器。ROM的結(jié)構(gòu)ROM具有與RAM相似的電路結(jié)構(gòu)，一般而言，它由存儲(chǔ)矩陣、地址譯碼器和輸出緩沖器3部分組成。ROM存儲(chǔ)單元可以由二極管、雙極型晶體管或者M(jìn)OS管構(gòu)成。二極管ROM的電路組成具有2位地址輸入和4位字長數(shù)據(jù)輸出的二極管ROM電路如圖D0～D3：位線（數(shù)據(jù)線）A1、A0：地址線W0～W3：字線輸出端采用三態(tài)緩沖器二極管ROM讀操作存儲(chǔ)數(shù)據(jù)表00W0=1D’0=1D’3=0在存儲(chǔ)矩陣中字線與位線的每一個(gè)交叉點(diǎn)都是一個(gè)存儲(chǔ)單元，在交叉點(diǎn)上接有二極管相當(dāng)于存儲(chǔ)1，沒有接二極管則相當(dāng)于存儲(chǔ)0，經(jīng)輸出緩沖器后狀態(tài)被反相。在存儲(chǔ)矩陣中，交叉點(diǎn)的數(shù)目也就是存儲(chǔ)單元數(shù)，即為存儲(chǔ)容量。圖8-6中存儲(chǔ)器的存儲(chǔ)容量為22×4?？删幊蘎OMPROM出廠時(shí)，制作的是一個(gè)完整的二極管或晶體管存儲(chǔ)矩陣，圖中所有的存儲(chǔ)單元相當(dāng)于全部存入1。在編程時(shí)，如果需要某存儲(chǔ)單元存入0，可通過編程器熔化該存儲(chǔ)單元的熔絲。PROM為一次性編程器件，一旦編程后不可再進(jìn)行修改。EPROM當(dāng)需要對(duì)ROM進(jìn)行多次編程時(shí)，可采用的器件為可擦除可編程ROM，即EPROM。EPROM一般指用紫外線擦除的可編程ROM（UVEPROM）EPROM芯片的封裝外殼通常裝有透明的石英蓋板。不裝透明石英蓋板EPROM，只能寫入一次，也稱一次性編程存儲(chǔ)器OTPROM。UVEPROM其擦除操作復(fù)雜、需離線進(jìn)行，并且擦除速度慢。E2PROME2PROM可以用電信號(hào)擦除，而可在線重新寫入，并且也具有非易失性。E2PROM其擦除和寫入的時(shí)間仍很長，芯片正常工作時(shí)仍只能用作ROM?？扉W存儲(chǔ)器閃存采用快閃疊柵MOS管作為存儲(chǔ)單元。閃存是目前最常見的EPROM，它已廣泛用于計(jì)算機(jī)主板、顯卡及網(wǎng)卡等擴(kuò)展卡的BIOS存儲(chǔ)器上。各種存儲(chǔ)卡、U盤內(nèi)部用的都是閃存。ROM的應(yīng)用舉例ROM是一種組合邏輯電路，因此可以用它來實(shí)現(xiàn)各種組合邏輯函數(shù)，特別是多輸入、多輸出的邏輯函數(shù)。設(shè)計(jì)方法列出其真值表或?qū)⒈磉_(dá)式轉(zhuǎn)換成最小項(xiàng)的和的形式將ROM地址線作為輸入，數(shù)據(jù)線作為輸出，根據(jù)表達(dá)式接入存儲(chǔ)器件。例8-1

用ROM實(shí)現(xiàn)以下多輸出函數(shù)，并畫出其存儲(chǔ)矩陣連接圖。選用合適的ROM多輸出函數(shù)：4個(gè)輸入變量和4個(gè)輸出變量選用24×4位的ROM來實(shí)現(xiàn)該電路。將函數(shù)表示成最小項(xiàng)的和的形式畫出ROM存儲(chǔ)矩陣連接圖以圓點(diǎn)代替存儲(chǔ)器件，當(dāng)接入存儲(chǔ)器件時(shí)代表存入1，未接入器件代表存入0。畫出ROM存儲(chǔ)矩陣連接圖存儲(chǔ)器擴(kuò)展當(dāng)存儲(chǔ)器的存儲(chǔ)容量不能滿足設(shè)計(jì)要求時(shí)，則需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。存儲(chǔ)器擴(kuò)展包括兩種方式：位擴(kuò)展對(duì)數(shù)據(jù)線數(shù)目進(jìn)行擴(kuò)展。字?jǐn)U展對(duì)地址線數(shù)目進(jìn)行擴(kuò)展。存儲(chǔ)器位擴(kuò)展當(dāng)存儲(chǔ)器數(shù)據(jù)位數(shù)不滿足要求時(shí)，需對(duì)其進(jìn)行位擴(kuò)展，即增加I/O線數(shù)量。位擴(kuò)展方法1）將其讀/寫信號(hào)控制線、片選線和地址線連接在一起。2）將數(shù)據(jù)線并行輸出。2764為8K×8位EPROM。試用2764存儲(chǔ)器設(shè)計(jì)一片8K×16位的EPROM。例：兩者具有相同數(shù)量的地址線后者的數(shù)據(jù)線比前者多1倍。因此采用2片2764進(jìn)行位擴(kuò)展，便可獲得所需要的EPROM。存儲(chǔ)器字?jǐn)U展當(dāng)存儲(chǔ)器的地址線數(shù)量不能滿足設(shè)計(jì)要求時(shí)，可采用字?jǐn)U展方式，即增加地址線數(shù)量。存儲(chǔ)器字?jǐn)U展字?jǐn)U展方法1）將各芯片數(shù)據(jù)線、讀/寫控制線、低位地址線連接在一起2）要增加的高位地址線，通過譯碼電路進(jìn)行譯碼后分別接至各片的片選控制端3)位線連接在一起16K×8位EPROM存儲(chǔ)器字和位同時(shí)擴(kuò)展當(dāng)存儲(chǔ)器的地址線和數(shù)據(jù)線數(shù)量均不能滿足設(shè)計(jì)要求時(shí)，可同時(shí)對(duì)其進(jìn)行字和位的擴(kuò)展。存儲(chǔ)器字和位同時(shí)擴(kuò)展例8-42114是1K×4位SRAM。試用該器件設(shè)計(jì)一片2K×8的SRAM。所設(shè)計(jì)的SRAM地址線和數(shù)據(jù)線比2114都分別多一根。需進(jìn)行字和位的同時(shí)擴(kuò)展。存儲(chǔ)器的綜合應(yīng)用8.3可編程邏輯器件可編程邏輯器件（PLD）是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的邏輯器件。PLD先后出現(xiàn)了PROM、PLA、PAL、GAL、EPLD、CPLD、FPGA等多種品種。用PLD設(shè)計(jì)的數(shù)字系統(tǒng)具有集成度高、速度快、功耗小、可靠性高等優(yōu)點(diǎn)，目前很多數(shù)字系統(tǒng)都采用了PLD器件。根據(jù)集成度，PLD分為低密度PLD和高密度PLD兩大類。低密度PLD的集成密度一般小于每片700個(gè)等效門，它主要包括PROM、PLA、PAL和GAL等器件；高密度PLD一般指集成度大于1000門/片的PLD，如EPLD，CPLD和FPGA。低密度PLD低密度PLD的基本電路結(jié)構(gòu)框圖輸入電路為輸入緩沖器與陣列產(chǎn)生乘積項(xiàng)；或陣列產(chǎn)生乘積項(xiàng)之和形式的函數(shù)；輸出電路用于驅(qū)動(dòng)負(fù)載，同時(shí)構(gòu)成反饋。輸出結(jié)構(gòu)輸出結(jié)構(gòu)可以是組合結(jié)構(gòu)、時(shí)序結(jié)構(gòu)和可編程結(jié)構(gòu)，以實(shí)現(xiàn)各種組合邏輯和時(shí)序邏輯功能。類型陣列輸出方式與或PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可編程可編程邏輯陣列PLA由一個(gè)“與”陣列和一個(gè)“或”陣列組成，“與”陣列和“或”陣列都是可編程。Q2Q1Q0ABC“與”陣列“或”陣列PLA的存儲(chǔ)容量用輸入變量數(shù)(n)、與項(xiàng)數(shù)(p)、輸出端數(shù)(m)來表示。3-6-3常見的有容量為16-48-8和14-96-8等PLA器件。ProgrammableLogicArrayPLA具有體積小、速度快的優(yōu)點(diǎn)，但編程周期較長，而且是一次性的。由于這種器件的資源利用率低，現(xiàn)在已經(jīng)不常使用了?？删幊剃嚵羞壿婸ALPAL由可編程與陣列和固定的或陣列以及輸出邏輯3部分組成。ProgrammableArrayLogicPAL具有4種輸出方式與或輸出結(jié)構(gòu)可編的輸入/輸出結(jié)構(gòu)寄存器的輸出結(jié)構(gòu)異或輸出功能及反饋的寄存器輸出相對(duì)于PROM而言，使用更靈活，且易于完成多種邏輯功能，同時(shí)又比PLA工藝簡單，易于實(shí)現(xiàn)。PAL器件的出現(xiàn)數(shù)字電路生產(chǎn)和研制提供了很大方便。由于采用雙極型熔絲工藝，只能一次性編程，輸出方式固定，不能重新，因而編程較差。通用陣列邏輯GAL采用了電擦除、電可編程的E2PROM工藝制作。GAL器件的輸出端設(shè)置了可編程的輸出邏輯宏單元OLMC，通過編程可以將OLMC設(shè)置成不同的輸出方式。GAL16V8電路結(jié)構(gòu)內(nèi)部包含一個(gè)3264位的可編程與邏輯陣列，8個(gè)輸出邏輯宏單元，10個(gè)輸入緩沖器，8個(gè)三態(tài)輸出緩沖器和8個(gè)反饋/輸入緩沖器。OLMC的結(jié)構(gòu)框圖或門完成或操作，有8個(gè)輸入端，固定接收來自“與”邏輯陣列的輸出，門輸出端只能實(shí)現(xiàn)不大于8個(gè)乘積項(xiàng)的與或邏輯函數(shù)；或門的輸出信號(hào)送到一個(gè)受XOR（n）信號(hào)控制的異或門，完成極性選擇。高密度PLD高密度PLD一般是指：復(fù)雜可編程器件CPLD（ComplexProgrammableLogicDevice）現(xiàn)場可編程門陣列FPGA（FieldProgrammableGateArray）。CPLDCPLD是從PAL和GAL器件發(fā)展出來的器件包括高密度CPLD和低密度CPLD兩種。特點(diǎn)：以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為。FPGA是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。特點(diǎn)：以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為。CPLD和FPGA對(duì)比CPLD更適合完成各種算法和組合邏輯，即更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)；FPGA更適合于完成時(shí)序邏輯，即更適合于觸發(fā)器豐富的結(jié)構(gòu)。CPLD和FPGA對(duì)比CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測的FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。CPLD和FPGA對(duì)比CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程，是在邏輯塊下編程；FPGA主要通過改變內(nèi)部連線的布線來編程，可在邏輯門下編程。在編程上FPGA比CPLD具有更大的靈活性。CPLD和FPGA對(duì)比由于FPGA是門級(jí)編程，并且CLB之間采用分布式互聯(lián)，而CPLD是邏輯塊級(jí)編程，并且其邏輯塊之間的互聯(lián)是集總式的。CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測性。CPLD和FPGA對(duì)比CPLD主要是基于E2PROM或FLASH存儲(chǔ)器編程，編程次數(shù)可達(dá)1萬次，優(yōu)點(diǎn)是系統(tǒng)斷電時(shí)編程信息也不丟失；CPLD和FPGA對(duì)比FPGA大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時(shí)丟失，每次上電時(shí)，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。其優(yōu)點(diǎn)是可以編程任意次，可在工作中快速編程，從而實(shí)現(xiàn)板級(jí)和系統(tǒng)級(jí)的動(dòng)態(tài)配置。CPLD和FPGA對(duì)比CPLD的編程采用E2PROM或FASTFLASH技術(shù)，無需外部存儲(chǔ)器芯片，使用簡單。FPGA的編程信息需存放在外部存儲(chǔ)器上，使用方法復(fù)雜。CPLD比FPGA使用起來更方便。CPLD和FPGA對(duì)比FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。CPLD保密性好，F(xiàn)PGA保密性差。一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。在系統(tǒng)編程在系統(tǒng)編程(InSystemProgrammable，簡稱ISP)技術(shù)是20世紀(jì)90年代發(fā)展起來的一種PLD技術(shù)。所謂在系統(tǒng)編程，是指可以在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)上、為實(shí)現(xiàn)預(yù)定邏輯功能而對(duì)邏輯器件進(jìn)行編程或改寫。ISP器件的出現(xiàn)，使數(shù)字系統(tǒng)設(shè)計(jì)更加靈活、方便，為用戶帶來了顯著的經(jīng)濟(jì)效益和時(shí)間效益。ISP技術(shù)是PLD設(shè)計(jì)技術(shù)發(fā)展中的一次重要變革。ISP技術(shù)的應(yīng)用，對(duì)數(shù)字系統(tǒng)硬件設(shè)計(jì)方法、設(shè)計(jì)環(huán)境、系統(tǒng)調(diào)試周期、測試與維護(hù)、系統(tǒng)的升級(jí)以及器件的充分利用等均產(chǎn)生了重要影響。ISP技術(shù)主要特點(diǎn)一、全面實(shí)現(xiàn)了硬件設(shè)計(jì)與修改的軟件化二、簡化了設(shè)計(jì)與調(diào)試過程三、容易實(shí)現(xiàn)系統(tǒng)硬件的現(xiàn)場升級(jí)四、可降低系統(tǒng)成本，提高系統(tǒng)可靠性五、器件制造工藝先進(jìn)，性能參數(shù)好JTAG接口主要生產(chǎn)廠商

1．Altera2．Xilinx3．Actel4．Lattice5．AtmelAltera作為世界老牌可編程邏輯器件的廠家，是可編程邏輯器件的發(fā)明者，開發(fā)軟件MAX+PLUSII和QuartusII。Xilinx是FPGA的發(fā)明者，擁有世界一半以上的市場，開發(fā)軟件為ISE。Actel主要提供非易失性FPGA，產(chǎn)品主要基于反熔絲工藝和FLASH工藝，其產(chǎn)品主要用于軍用和宇航。目前主流CPLD產(chǎn)品AlteraMAX系列MAX7000SMAX3000AMAXIIMAXIIZMAXV目前主流CPLD產(chǎn)品XilinxXC9500CoolRunner-IICoolRunnerXPLA3XA9500XLXACoolRunner-II目前主流FPGA產(chǎn)品AlteraCyclone系列Arria系列Stratix系列目前主流FPGA產(chǎn)品XilinxArtix系列Kintex系列Virtex系列Spartan系列EasyPath系列SOPC（PSOC、可編程SOC）用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作SOPC。System-on-a-Programmable-Chip，即可編程片上系統(tǒng)。SOPC是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。SOPC結(jié)合了SOC和PLD、FPGA各自的優(yōu)點(diǎn)，一般具備以下基本特征：至少包含一個(gè)嵌入式處理器內(nèi)核；具有小容量片內(nèi)高速RAM資源；豐富的IPCore資源可供選擇；足夠的片上可編程邏輯資源；處理器調(diào)試接口和FPGA編程接口；可能包含部分可編程模擬電路；單芯片、低功耗、微封裝。主要產(chǎn)品ALTERA

NiosIIXilinx

MicroBlazeCYPRESS PSOC1、PSOC3、PSOC5

（包含模擬可編程部分）

PLD設(shè)計(jì)流程設(shè)計(jì)分析根據(jù)PLD開發(fā)環(huán)境及設(shè)計(jì)要求進(jìn)行分析，選擇合適的設(shè)計(jì)方案和器件型號(hào)。設(shè)計(jì)輸入是指將設(shè)計(jì)的方案輸入到計(jì)算機(jī)的開發(fā)軟件中的過程。設(shè)計(jì)處理是對(duì)設(shè)計(jì)輸入文件進(jìn)行編譯、優(yōu)化和綜合、分配等的處理，最后以生成供PLD器件下載編程或配置使用的數(shù)據(jù)下載文件。設(shè)計(jì)仿真對(duì)上述邏輯設(shè)計(jì)進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)邏輯是否滿足設(shè)計(jì)要求。器件編程是將設(shè)計(jì)處理生成的文件下載到器件，以完成設(shè)計(jì)要求。硬件描述語言硬件描述語言（HardwareDescriptionLanguage，HDL)是一種對(duì)數(shù)字電路和系統(tǒng)進(jìn)行性能描述和模擬的語言。通過計(jì)算機(jī)對(duì)HDL語言進(jìn)行邏輯仿真和邏輯綜合，方便高效地設(shè)計(jì)數(shù)字電路及其產(chǎn)品。兩