PCB電測兼容設(shè)計課件

PCB的電磁兼容設(shè)計基礎(chǔ)培訓(xùn)主要內(nèi)容

PCB的電磁兼容設(shè)計的目的PCB電磁兼容設(shè)計的準(zhǔn)備信息元器件的選擇PCB層數(shù)選擇PCB的布線設(shè)計元器件布局的基本準(zhǔn)則PCB接地方式

7.1PCB的電磁兼容設(shè)計的目的

PCB板是所有精密電路設(shè)計中往往容易忽略的一種部件。由于很少把PCB板的電特性設(shè)計到電路里去，所以整個效應(yīng)對電路功可能是有害的。如果PCB板的設(shè)計得當(dāng)，它將具有減少騷擾和提高抗擾度的優(yōu)點。如果PCB板設(shè)計不當(dāng)，將使載有小功率、高精確度、快速邏輯或連接到高阻抗終端的一些導(dǎo)線受到寄生阻抗或介質(zhì)吸收的影響，致使PCB板發(fā)生電磁兼容性問題。PCB電磁兼容設(shè)計的目的是控制以下指標(biāo)來自PCB電路的輻射；PCB電路與設(shè)備中的其他電路間的耦合；PCB電路對外部干擾的靈敏度；PCB上各種電路間的耦合。總之，應(yīng)使PCB板上各部分電路之間不發(fā)生干擾，都能正常工作，對外輻射發(fā)射和傳導(dǎo)發(fā)射盡可能低，外來騷擾對PCB板上電路不發(fā)生影響。線路板的兩種輻射機(jī)理差模輻射共模輻射電流環(huán)桿天線實際電路的輻射ZGZLVZC=ZG+ZL近場：ZC7.9DfE=7.96VA/D3

（V/m）

ZC7.9Df，E=63IAf/D2

（V/m）

H=7.96IA/D3

（A/m）遠(yuǎn)場：

E=1.3IAf2/D（V/m）環(huán)路面積=A~I脈沖信號差模輻射的頻譜頻譜包絡(luò)線差模輻射頻率特性線脈沖的差模輻射包絡(luò)線1/d1/tr40dB/decfff-20dB/dec-40dB/dec

E=2.6IAf2/DEdB=20lg（2.6IA/D）

+40lgf40dB/dec20dB/dec7.2PCB電磁兼容設(shè)計的準(zhǔn)備信息

在對PCB進(jìn)行電磁兼容設(shè)計前應(yīng)準(zhǔn)備以下幾個方面的信息：器件：數(shù)量（密度）、器件大小、封裝形式；布局：整體布局要求、器件位置、有無大功率器件、器件散熱有無特殊要求；

速率：數(shù)字芯片速率如何、如何分區(qū)、哪些是低速、中速、高速區(qū)，哪些是接口的輸入/輸出區(qū)；信號線：種類、速率及傳送方向，總線速率、走向及驅(qū)動情況，關(guān)鍵的信號種類、需要采取的保護(hù)措施；

電源的種類、地種類，以及對電源、地的噪聲容限要求，電源、地層平面的設(shè)置問題，電源、地平面的分割設(shè)計；

時鐘線：時鐘線種類、速率、時鐘線的來源和去向，單板內(nèi)時鐘延時要求，最長走線要求，驅(qū)動能力情況。PCB板設(shè)計的基本步驟：選取印制板類型；確定元器件在板上的位置；依次布置地線、電源線、高速信號線，低速信號。7.3電子設(shè)備內(nèi)部的干擾源

電子設(shè)備內(nèi)部主要有以下幾種干擾源：TTL的開關(guān)噪聲：開關(guān)電流，幾十到幾吉赫的高頻；產(chǎn)生的虛狀噪聲約0.5～1.5伏，寬5～10納秒。TTL邏輯元件也極易受影響，2伏20納秒的噪聲就使TTL邏輯器件發(fā)生誤動作；動態(tài)RAM：DRAM利用電荷存儲數(shù)位信息，充放電電流的峰值為100mA，頻率可達(dá)100MHz，電源線和接地線產(chǎn)生串?dāng)_和公共阻抗噪聲；電源和接地：電源輸入的過渡過程，負(fù)載變化產(chǎn)生快速脈沖電流，經(jīng)電源和接地通路產(chǎn)生干擾；振蕩器體及變壓器：工作時會在周圍輻射高頻電磁波；靜電放電和I/O端的干擾：經(jīng)過信號線和連接器，外界的電磁干擾進(jìn)入電子設(shè)備，內(nèi)部干擾源向外輻射。2元器件的選擇2.1概述在大多數(shù)情況下，電路的基本元件滿足電磁特性的程度將決定著功能單元和最后的設(shè)備滿足電磁兼容性的程度。選擇合適的電路元件來控制傳導(dǎo)干擾源和輻射干擾源的主要準(zhǔn)則包括帶外特性控制和電路裝配技術(shù)。因為是否能實現(xiàn)電磁兼容往往是由遠(yuǎn)離基頻的元件響應(yīng)特性來決定的。而在許多情況下，電路裝配又決定著帶外響應(yīng)（例如引線長度）和不同電路元件之間互相耦合的程度。必須注意芯片等有源器件固有的敏感特性和電磁騷擾發(fā)射特性，芯片等有源器件可以分為兩類：調(diào)諧器件和基本頻帶器件。調(diào)諧器件起帶通元件作用，其頻率特性包括：中心頻率、帶寬、選擇性和帶外亂真響應(yīng)。基本頻帶器件起低通元件作用，其頻率特性包括：截止頻率、通帶特性、抑制斜率和亂真響應(yīng)；除頻率特性外，還有輸入阻抗特性、輸入端的平衡不平衡特性和敏感度特性。模擬器件的敏感度特性取決于靈敏度和帶寬；數(shù)字器件的敏感度特性取決于直流噪聲容限或噪聲抗擾度。2.2一般選擇規(guī)則使用寄生電感和電容量小的電阻器，片狀電阻器可用于超高頻段；大電感寄生電容大，為了提高低頻部分的插入損耗，不要使用單節(jié)濾波器，而應(yīng)該使用若干小電感組成的多節(jié)濾波器；使用磁芯電感要注意飽和特性，特別要注意高電平脈沖會降低磁芯電感的電感量和在濾波器電路中的插損；盡量使用自帶屏蔽的繼電器并使屏蔽殼體接地；選用有效屏蔽隔離的輸入變壓器；用于敏感電路的電源變壓器應(yīng)該有靜電屏蔽，屏蔽殼體和變壓器殼體都應(yīng)接地；設(shè)備內(nèi)部的互連信號線必須使用屏蔽線，以防它們之間的騷擾耦合；為使每個屏蔽體都與各自的插針相連，應(yīng)選用插針足夠多的插頭座。

2.3電容的選擇

2.3.1概述電容器通常用于電源總線去耦、旁路及其它大量應(yīng)用。電路板上的電容，根據(jù)其使用功能，可分為去耦電容、旁路電容和儲能電容。2.3.2去耦電容去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播并抑制噪聲對其他芯片的干擾。當(dāng)電容容值很大時，其諧振頻率很低，電容提供電流的能力在較低的頻率就開始變差，使得高頻去耦效果變差。因此，為了保證電容提供高頻電流的能力，電容值不能太大，在能達(dá)到電流補(bǔ)償目的的前提下，越小越好。所有電容器都存在引線電感和器件電感，過孔也會增加電感值。在任何時候都必須減小引線電感，否則在元件接地引腳和接地層之間將出現(xiàn)高阻抗失配，當(dāng)存在走線阻抗失配時，在導(dǎo)線的兩端之間就會產(chǎn)生電壓差，導(dǎo)致瞬間電流的存在，從而出現(xiàn)EMI問題，必須使去耦電容引線長度電感最小化，也包括過孔和元件引腳連線。除了選用引線電感小店電容以外，在安裝時，應(yīng)通過適當(dāng)?shù)牟季€盡量減小等效電感。去耦電容距離芯片越近，其補(bǔ)充電流的環(huán)路面積就越小，則電路的輻射就會很小，因為電路的輻射強(qiáng)度跟電流的環(huán)路面積成正比。原則上集成電路的每個電源引腳都應(yīng)布置一個0.01μF的瓷片電容。對于抗噪聲能力弱、關(guān)斷時電源變化大的器件，應(yīng)在芯片的電源腳和地腳之間直接接入去耦電容。有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線或電源平面?zhèn)鞑?，?shù)字芯片在狀態(tài)發(fā)生變化時，電源功耗的變化也會在電源和地之間產(chǎn)生噪聲，去耦電容用來濾除高頻器件在PCB電源或芯片電源腳上引起的輻射電流，為器件提供一個局域化的直流通路，能減低PCB中的電流沖擊的峰值。它在減少電源和地平面上紋波、噪聲和“毛刺”很有效果。2.3.3旁路電容旁路電容的作用是為提高系統(tǒng)配電的質(zhì)量，降低在PCB板上從元器件電源、地腳轉(zhuǎn)移出不想要的共模射頻能量。主要是通過產(chǎn)生交流旁路來消除無意的能量，降低器件的EMI分量，另外其還可以提供濾波功能。旁路電容的主要作用是產(chǎn)生一個交流分路，從而消去進(jìn)入易感區(qū)的那些不需要的能量。旁路電容一般作為高頻旁路器件來減小對電源模塊的瞬態(tài)電流需求，一般在10μF～470μF范圍內(nèi)。若PCB板上有許多集成電路、高速開關(guān)和具有長引線的電源，則應(yīng)該選擇大容量的電容或采用多個電容。2.3.4儲能電容儲能電容能確保提供足夠穩(wěn)定的DC電壓和電流，尤其是數(shù)字器件在最大容性負(fù)載狀態(tài)下同時傳送所有數(shù)據(jù)、地址和控制信號時。最大容性負(fù)載是指進(jìn)入元件電源管腳的電流總量。元件將此瞬態(tài)電流送到所有輸出負(fù)載。每個負(fù)載都要消耗電流。負(fù)載數(shù)目越多，通過驅(qū)動源地電流就越大。元件的邏輯狀態(tài)切換會引起電源和接地平面上的電流波動，這種波動會導(dǎo)致電源電壓下跌并影響到其他元件。儲能電容為電路提供能量儲備，使電壓和電流維持在最佳穩(wěn)定狀態(tài)。元件的直流供電不僅需要高頻去耦，而且也需要儲能電容，用來降低RF調(diào)制對電源分配網(wǎng)絡(luò)的影響。每兩個LSI(大規(guī)模集成電路)和VLSI(超大規(guī)模集成電路)元件需要一個儲能電容，按如下規(guī)則放置：——靠近供電連接器入口處；——連接子板、外圍設(shè)備和輔助電路的電源端子附近；——大功率數(shù)字元件附近；——離電源輸入端子最遠(yuǎn)的位置；——遠(yuǎn)離電源輸入端子的元件高密度區(qū)域；——緊鄰時鐘產(chǎn)生電路和脈動敏感器件；——儲能電容的工作電壓應(yīng)選在額定電壓的50%，以防止電壓波動時損毀電容器。不同電容器的典型應(yīng)用及工作頻率范圍典型應(yīng)用工作頻率范圍供電DC/DC變換DC～2kHz大電容電解或鉭2kHz～1MHz小電容鉭或陶瓷1～50MHzPCB平面電源平面和接地平面之間50MHz以上集成電路封裝電源平面和接地平面之間100MHz以上2.4數(shù)字器件選擇數(shù)字器件是一種最常見的寬帶騷擾源，其翻轉(zhuǎn)時間或上升／下降時間越短，所占頻譜越寬。在選擇集成度高并有電磁兼容特性的集成電路時，關(guān)注以下特征和參數(shù)：——電源及地的引腳較近；——多個電源及地線引腳；——輸出電壓波動性小；——可控的開關(guān)速率；——與傳輸線匹配的I/O電路差動信號傳輸；——地線反射較低；——對ESD及其它干擾現(xiàn)象的抗擾性；——輸出級驅(qū)動能力不超過實際應(yīng)用的要求；——電源瞬態(tài)電流低（有時也稱穿透電流）。這些參數(shù)的最大、最小值應(yīng)由其生產(chǎn)商一一指明。需要注意的是由不同廠家生產(chǎn)的具有相同型號及指標(biāo)的器件可能有顯著不同的電磁兼容特性，這一點對于確保陸續(xù)生產(chǎn)的產(chǎn)品具有穩(wěn)定的電磁兼容符合性是很重要的。高技術(shù)集成電路的生產(chǎn)商可以提供詳盡的電磁兼容設(shè)計說明。設(shè)計人員要了解這些并嚴(yán)格按要求去做。這在選擇器件時是必須考慮的因素。選擇數(shù)字元器件時，最重要的問題是要考慮其低噪聲特性隨能量變化的比率。數(shù)字器件系列的電壓變化率用dV/dt表示，如表2所示。上升時間（ns）越快，電壓抖動（V）越高，則dV/dt（V/ns）就越大。使用上升時間最慢的器件來達(dá)到或?qū)崿F(xiàn)想要的功能，就能降低噪聲耦合總量。采用上升時間較慢的器件還能夠限制數(shù)字信號的高頻諧波分量。因為PCB板上的電路走線在較高頻率上會像天線一樣輻射噪聲，所以通過限制數(shù)字信號中不必要的諧波，有利于防止其高頻諧波的輻射。數(shù)字器件系列的電壓變化率邏輯器件上升時間(ns)電壓幅度(V)dV/dt(V/ns)CMOS5V10050.05CMOS12V25120.48CMOS15V50150.30HCMOS1050.50TTL1030.30ECL10k20.800.40ECL100k0.750.801.10數(shù)字邏輯器件的噪聲余量是指器件本身可以允許的加在輸入信號的最大噪聲,任何超過這個噪聲余量的電壓，都有可能被器件作為噪聲來傳播，表3所列是不同邏輯器件典型的噪聲余量。值得注意的是，COMS電路雖然有最大的噪聲余量，但是與其他電路相比，產(chǎn)生的噪聲也最多，會導(dǎo)致與其它電路的不兼容現(xiàn)象，設(shè)計時要特別注意。表3不同邏輯器件典型的噪聲余量(邊界)邏輯器件噪聲余量

(mV)CMOS5V1000CMOS15V4500TTL400ECL10k125ECL100k1002.5模擬器件選擇從電磁兼容的角度選擇模擬器件不像選擇數(shù)字器件那樣直接，雖然同樣希望發(fā)射、轉(zhuǎn)換速率、電壓波動、輸出驅(qū)動能力要盡量小，但對大多數(shù)有源模擬器件來說，抗擾度是一個很重要的因素。模擬電路也可能由于無意工作在設(shè)計帶寬之外而變成一個EMI源。模擬放大電路的不穩(wěn)定性是一個典型例子。如果反饋環(huán)路的不穩(wěn)定，電源噪聲對輸入端的隔離比較差，容性負(fù)載就有可能造成輸出不穩(wěn)。這些放大電路可能在高頻范圍內(nèi)（MHz）產(chǎn)生振蕩，應(yīng)提醒設(shè)計師注意。7.4PCB層數(shù)選擇7.4.1布線層安排設(shè)計PCB的第一個問題是需要多少個布線層和電源層。層數(shù)由下述因素決定：功能要求、噪聲抖動、信號分類隔離、要設(shè)計的布線條數(shù)、阻抗控制、VLSI電路元件密度、總線路由等等。選擇PCB的層數(shù)，重要問題是每個布線層最好與實平面（電源或接地）相鄰。表4為PCB布線的層間安排。表4PCB布線的層間安排層數(shù)12345678910注釋2層S1GS2P低速設(shè)計通常用于十千周以下4層（2個布線層）S1GPS2很難設(shè)計高信號阻抗和低電源阻抗6層（4個布線層）S1GS2S3PS4低速高電源阻抗6層（4個布線層）S1S2GPS3S4只有S2用于任何高要求信號設(shè)計6層（3個布線層）S1GS2PGS3S1、S2直用于較低速信號8層（6個布線層）S1S2GS3S4PS5S6S2、S3可用于任選高速信號，有較差的電源阻抗8層（4個布線層）S1GS2GPS3GS4EMC性能最好10層（6個布線層）S1GS2S3GPS4S5GS6EMC性能最好，S4對電源噪聲敏感注：S表示布線層；G表示接地層；P表示電源層。脈沖信號的頻譜T1/d1/trdtr

諧波幅度（電壓或電流）頻率（對數(shù)）-20dB/dec-40dB/decAV(orI)=2A(d+tr)/TV(orI)=0.64A/TfV(orI)=0.2A/Ttrf27.4.2單層板選擇

單層板通常只用于那些不包含周期信號（時鐘）的產(chǎn)品或者用于模擬信號的儀器和控制系統(tǒng)中。單層板一般只用在幾百千赫茲工作的情形。這樣的低頻限制是因為許多實現(xiàn)高頻電路所需要的設(shè)計條件受到了限制，例如線條集膚效應(yīng)（在高頻段線條具有很大的電感）、缺乏完整閉合回路所要求的射頻（RF）電流回流的路徑、以及缺乏回路控制的條件（而這是避免產(chǎn)生磁場和環(huán)路天線所必須的）等原因。此外，單層板對于外界射頻影響很敏感，例如，對靜電放電（ESD）、快脈沖、輻射或傳導(dǎo)射頻干擾都很敏感。單層板設(shè)計中，通常不考慮終端匹配和信號完整性設(shè)計，因為信號轉(zhuǎn)換的邊沿速率較慢，所以PCB印制線條的物理尺寸達(dá)不到構(gòu)成傳輸線的長度。但是，由于缺乏RF回流路徑和通量對消條件，任何I/O連接器都會成為很好的輻射天線。7.4.3雙層板選擇

雙層板由于不能設(shè)置電源層和地線層，對降低供電線路阻抗和抑制公共阻抗噪聲有很大影響，因此，適用于只要求中等組裝密度的場合而不適用于高組裝密度或復(fù)雜電路的場合。設(shè)計目標(biāo)信息全面：不同功能模塊在線路板上的位置要求敏感器件和I/O口的位置要求線路圖上必須標(biāo)明不同的地線、對關(guān)鍵連線的要求標(biāo)明哪些地方不同的地線可以連接起來，哪些地方不允許。7.4.4多層板選擇

從減小輻射騷擾的角度出發(fā)，應(yīng)盡量選用多層板，內(nèi)層分別作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對信號線形成均勻的接地面，加大信號線和接地面間的分布電容，抑制其向空間輻射的能力。數(shù)字電路和模擬電路分別安排在不同層內(nèi)，電源層應(yīng)靠近接地層，騷擾源應(yīng)單獨安排一層，并遠(yuǎn)離敏感電路，高速、高頻器件應(yīng)靠近印制板連接器。多層PCB設(shè)計時，首先要決定選用的多層PCB的層數(shù)。多層PCB的層間安排隨著具體電路改變，但有以下幾條共同原則。電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。這樣可以利用兩金屬平板間的電容做電源的濾波電容，同時接地平面還對電源平面上分布的輻射電流起到屏蔽作用。布線層應(yīng)盡量安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對消作用；把數(shù)字電路和模擬電路分開。有條件時，最好將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同一層，可采用開溝、加接地線條、分隔線條等方法來補(bǔ)救。模擬的和數(shù)字的地、電源都要分開，絕不能混用，因為數(shù)字信號有很寬的頻譜，是產(chǎn)生干擾的主要來源；在中間層的印制線條形成平面波導(dǎo)（帶狀線），在表面層形成微帶線，兩者傳輸特性不同；時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠(yuǎn)離敏感電路；不同層所含的雜散電流和射頻電流不同，布線時，不能等同看待。7.5PCB的布線設(shè)計

7.5.1布線原則在PCB上進(jìn)行布線時，首先要進(jìn)行PCB的電磁兼容分析。PCB的電磁兼容分析的基本原理基于克?；舴蚨珊头ɡ陔姶鸥袘?yīng)定律。根據(jù)克?；舴蚨?，任何時域信號由源到負(fù)載的傳輸都必須構(gòu)成一個完整的回路，頻域信號由源到負(fù)載的傳輸都必定沿著一個最低阻抗的路徑。這個原理完全適合射頻電流的情況，如果射頻電流不是經(jīng)由設(shè)計中的回路到達(dá)目的負(fù)載的就一定是通過某個客觀存在的電路達(dá)到的，這個客觀存在的電路多數(shù)是由一些分布的耦合元件連接的。構(gòu)成這一非正?；芈分械囊恍┢骷蜁馐茈姶鸥蓴_。根據(jù)法拉第電磁感應(yīng)定律，任何磁通變化都會在閉合回路中產(chǎn)生感生電動勢，任何交變電流都會在空間產(chǎn)生電磁場。在數(shù)字電路設(shè)計中，最容易忽略的是存在于器件、導(dǎo)線、印制線和插頭上的寄生電感、電容和導(dǎo)納。例如，電容器的等效電路應(yīng)當(dāng)是電容、電感和電阻構(gòu)成的串聯(lián)電路。此外，在多層PCB的電磁兼容設(shè)計中電通量對消技術(shù)是很有效的，最常用的電通量對消技術(shù)是利用由實金屬平面產(chǎn)生的鏡像電流的作用。這也是我們進(jìn)行多層PCB布線時常?？紤]到因素。電源線、地線、印制板布線對高頻信號應(yīng)保持低阻抗。在頻率很高的情況下，電源線、地線、或印制板布線都會成為接收與發(fā)射騷擾的小天線。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線、地線及其他印制板布線本身的高頻阻抗。因此，各種印制板布線要短而粗，線條要均勻；電源線、地線及印制導(dǎo)線在印制板上的排列要恰當(dāng)，盡量做到短而直，以減小信號線與回線之間所形成的環(huán)路面積。線路板走線的電感L=0.002S(2.3lg(2S/W)+0.5HWSL=(L1L2-M2)/(L1+L2-2M)若：L1=L2L=(L1+M)/2MII7.5.2線條布設(shè)的20H3W原則

在多層PCB電磁兼容設(shè)計中，決定印制線條間的距離和PCB電源層與邊沿的距離的有兩個基本原則，一個是20-H原則，一個是3-W原則。20-H原則W.MichaelKing提出的，可以表述如下：所有的具有一定電壓的PCB都會向空間輻射電磁能量，為減小這個效應(yīng)，PCB的物理尺寸都應(yīng)該比最靠近的接地板的物理尺寸小20H，其中H是兩層PCB的間距。在一定頻率下，兩個金屬板的邊緣場會產(chǎn)生輻射。減小一塊金屬板的大小使其邊界尺寸比另一個接地板小，就可以減小PCB的輻射；當(dāng)尺寸小于10H時，輻射強(qiáng)度開始下降；當(dāng)尺寸小于20H時，輻射強(qiáng)度下降百分之七十；當(dāng)尺寸小于100H時，輻射強(qiáng)度下降百分之九十八。一般推薦一塊金屬板的邊界尺寸比另一塊接地板的尺寸小于20H，稱為20-H原則。線路板邊緣的一些問題關(guān)鍵線（時鐘、射頻等）產(chǎn)生較強(qiáng)輻射無地線電源層地線層20H采用了20-H原則之后，如果布線落在無銅面上時就要重新走線使之落在有實銅板的區(qū)域。采用20-H原則后，提高了PCB的自激頻率。20-H原則決定了電源平面與最近的接地平面間的物理距離，這個距離包括銅皮厚，預(yù)填充和絕緣分離層。3-W原則：當(dāng)兩條印制線的間距比較小時，兩線之間會發(fā)生電磁串?dāng)_，串音會使有關(guān)電路功能失常。為避免發(fā)生這種干擾影響，應(yīng)保持任何線條間距不小于三倍的印制線條寬度，即不小于3W，W為印制線條的寬度。印制線條的寬度取決于線條阻抗的要求，太寬會減少布線的密度；太窄會影響傳輸?shù)浇K端的信號的波形和強(qiáng)度。把3-W原則用于PCB邊沿的線條時，要求印制線條的外邊線到接地平面邊線的距離大于W（≥1-W）。不要把3-W原則只用于時鐘線條，差分對、ECL等等也是3-W原則對基本應(yīng)用對象。電源噪聲也將經(jīng)過電容耦合或電感耦合的渠道耦合到印制線條中去，會引起數(shù)據(jù)錯誤。在I/O部分，由于有多種線條布線，而常常沒有銅底板或鄰近的金屬平面，也需要采用3-W技術(shù)。差分對電路的線條，應(yīng)當(dāng)平行地布在布線層中，如果無法實現(xiàn)，也必須布在相鄰的布線層。其他的線條與差分對電路的線條距離必須有3倍于對應(yīng)線條寬度的距離。而且必須全程都如此。這有利于減小線條間的電磁干擾造成的抖動。7.5.3單層和雙層PCB布線要求7.5.3.1概述單層和雙層PCB上的RF電流返回路徑，必須使用接地走線（保護(hù)電路）或0V電位的網(wǎng)格系統(tǒng)。接地走線或網(wǎng)格系統(tǒng)為RF電流提供了另一個迂回的返回路徑。這個迂回的返回路徑允許RF電流以低阻抗方式返回到它的源。在單層和雙層的PCB上，任何器件都要有大量的局部濾波和去耦。用于關(guān)鍵信號線的附加的高頻濾波必須直接連到器件上。7.5.3.2單面PCB布線要求

對于單面PCB來說，使用接地走線（保護(hù)電路），并使其在物理上盡可能靠近在高敏感信號走線旁。電源和接地返回電路必須彼此平行布線，在兩個平行線和可能向配電系統(tǒng)注入開關(guān)能量的器件旁安裝去耦電容。當(dāng)提供網(wǎng)格電源和接地設(shè)計方法時，必須注意網(wǎng)格要盡可能多地連接在一起。通過把電源和返回路徑平行布線，可以產(chǎn)生一個低阻抗小環(huán)路面積的傳輸線結(jié)構(gòu)，這取決于在設(shè)計時如何來實現(xiàn)平行走向。如果走線與0V電位間的距離非常大，走線相對0V參考點能夠產(chǎn)生足夠的電流環(huán)路。當(dāng)存在電源和接地網(wǎng)格時，在單面PCB的器件之間最佳的布線技術(shù)就是充分使用接地填充，作為替換的返回路徑，來控制環(huán)路面積并減小RF返回電流線路的阻抗。這種接地填充必須在多個地方與0V電位參考點連接。7.5.3.3雙面PCB布線要求

雙層板可以將電源和地線線條布在頂層和底層兩層上，由于有兩層可以利用，因此布線比較容易而且能使回路面積盡可能地小。進(jìn)行雙層板設(shè)計時，最好的方法就是把它看成是兩個單層板來進(jìn)行設(shè)計。頂層和底層板都采用單層板的設(shè)計規(guī)則和設(shè)計技術(shù)進(jìn)行設(shè)計。任何時候都要保證接地環(huán)路控制，同時，要為RF回流電流提供一個實際存在的線條。在雙層板中，控制環(huán)路面積是關(guān)系信號質(zhì)量和電磁干擾性能的關(guān)鍵。在部件布線的過程中，電源及其返回線路必須彼此平行走向。應(yīng)該為高風(fēng)險回路，如時鐘以及類似回路，提供專用的回路，以減小環(huán)路結(jié)構(gòu)及減小環(huán)路輻射和吸收電磁能量。對于雙面PCB的布線，存在兩種典型的實現(xiàn)方法來為RF電流提供替代返回路徑：對稱排列器件：

——電源走線布置在頂層（或底層），同時接地走線布置在相對的另一層；——所有相互連接都使用電鍍的通孔鏈接；——在沒有被用于電源接地或信號走線的區(qū)域必須用接地填充，為射頻RF電流提供低阻抗接地路徑；——用網(wǎng)格中全部環(huán)路面積上布置電源線和接地線，每個網(wǎng)格面積不能超過1.5in2(3.8cm2)，但更快的邊緣時間則要更小的網(wǎng)格；——使電壓和電路走線互相垂直；——為所有連接器件和每一個集成電路的電源和接地走線間安裝去耦電容器；——信號線沿垂直、水平走線；非對稱排列器件：

——這種布線設(shè)計常常用于低頻模擬系統(tǒng)（小于1kHz）；——在同一布線層上以輻射方式布置所有的電源走線，使走線長度之和減??；——電源和接地線彼此靠近（平行）布線?？梢詼p少高頻開關(guān)噪聲（進(jìn)入器件內(nèi)部）產(chǎn)生的環(huán)路電流，以免破壞其它電路或控制信號。當(dāng)這些走線必須分開連接到去耦電容器上時，走線分開的距離才允許不大于任何一單獨走線的寬度。信號流應(yīng)該平行流過這些接地路徑；——通過阻止樹狀的一個支路流到另一個支路上，防止環(huán)路電流。對高頻應(yīng)用，要控制所有信號線和返回電流路徑的表面阻抗（Z）。當(dāng)處于低頻應(yīng)用，取代阻抗控制的重點是考慮布線設(shè)計。通過不把器件連在一起，可以防止產(chǎn)生環(huán)路電流。7.6元器件布局的基本準(zhǔn)則

在PCB設(shè)計中，元器件布局是一個重要的環(huán)節(jié)，布局結(jié)果的好壞將直接影響布線的效果，合理的元器件布局是PCB設(shè)計成功的第一步。元件在PCB上排列的位置要充分考慮抗電磁干擾問題，原則之一是各元件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號耦合為最小。電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合。關(guān)鍵器件必須按照信號流向放置；以每個功能電路的核心元件為中心，圍繞它來進(jìn)行布局。如圖8所示。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連線長度。圖8元器件布局示意圖上升沿越陡高頻越豐富時鐘、電源時鐘電路應(yīng)位于接近地管腳（到芯片地）的位置，而不是在周圍或接近I/O區(qū)域。如果傳輸線連接到子板、扁平電纜或遠(yuǎn)離主PCB板的周邊設(shè)備上時，此傳輸線就必須在連接器處或邊界外直接端接。而且必須是點到點的短接。用終端接線替代無端接的終端開路的時鐘線會提高信號的質(zhì)量。只有與時鐘相關(guān)的印制線或頻率生成電路可以放置在隔離開的時鐘生成區(qū)域內(nèi)。不允許有其他的線條在相鄰的信號布線層“靠近或在時鐘電路下面穿過”時鐘電路區(qū)域。電源靠近電源模塊輸入口放置，減少內(nèi)部連接線纜長度。電源線噪聲的消除電源線電感儲能電容這個環(huán)路盡量小圖9晶振布局單板上高頻輻射源不要靠近接口，不要靠近通風(fēng)孔，以及電源輸入線纜等。晶振必須直接安裝在PCB板上，嚴(yán)禁使用插座！圖9中方框標(biāo)出的為產(chǎn)品晶振，在布局階段考慮放置在單板的中間，不靠近接口等位置。7.7PCB的接地設(shè)計

7.7.1PCB接地的要求接地的要求如下：接地平面應(yīng)是零電位，它作為系統(tǒng)中個電路任何位置所有電信號的公共電為參考點；理想的接地平面應(yīng)是零電阻的實體，電流在接地平面中流過時應(yīng)沒有壓降，即各接地點之間沒有電位差；或者各接地點間的電壓與線路中任何功能部分的電位比較均可忽略不計；良好的接地平面與布線間將有大的分布電容，而平面本身的引線電感將很小。理論上它必須能吸收所有信號，而使設(shè)備穩(wěn)定地工作，接地平面應(yīng)采用低阻抗材料制成，并且有足夠的長度、寬度和厚度，以保證在所有頻率上它的兩邊之間均呈現(xiàn)低阻抗。用于安裝固定式裝備的接地平面應(yīng)由整塊銅板或銅網(wǎng)組成；理想的接地，要求盡量減低多電路公共接地阻抗上所產(chǎn)生的干擾電壓，同時還要盡量避免形成不必要的地回路。7.7.2PCB接地線的要求

7.7.2.1單層PCB的接地線在單層（單面）PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無法實現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。7.7.2.2雙層PCB的接地線在雙層（雙面）PCB中，對于數(shù)字電路優(yōu)先使用地線柵格/點陣布線，這種布線方式可以減少接地阻抗、接地回路和信號環(huán)路。像在單層PCB中那樣，地線和電源線的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗。此時，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。地線網(wǎng)格地線和電源線上的噪聲Q1Q2Q3Q4R4R2R3R1VCC被驅(qū)動電路ICCI驅(qū)動I充電I放電IgVg電源線、地線噪聲電壓波形輸出ICCVCCIgVg地線干擾對電路的影響1324寄生電容7.7.3PCB接地方式

PCB接地方式主要有浮地、單點接地、多點接地：浮地：使信號地與其它導(dǎo)體相隔離，包括系統(tǒng)的結(jié)構(gòu)地。采用變壓器隔離、光隔離和繼電器隔離等方式?？梢员苊飧蓴_信號進(jìn)入信號電路，但容易產(chǎn)生靜電荷堆積；單點接地：只有單點與地相接，可以消除信號地系統(tǒng)中的干擾電流閉合回路，使干擾電流的磁影響最小，但容易產(chǎn)生天線接受或發(fā)射效應(yīng)；多點接地：可以消除地線上的高頻駐波現(xiàn)象，但容易產(chǎn)生接地回路增加電磁耦合。圖10接地方式

圖10是三種接地方式的示意圖，其中單點串聯(lián)接地：最簡單，但具有最大的干擾電平，低頻時用（1M以下）；一點并聯(lián)接地：接地導(dǎo)線長，難以保證接地的低阻抗，會產(chǎn)生明顯的接地導(dǎo)線間的電磁耦合；多點接地：容易形成接地回路，接地回路面積大而引入很大的電感耦合型的干擾。(a)單點接地(b)一點并聯(lián)(c)多點并聯(lián)7.7.4正確選擇單點接地與多點接地

PCB上的電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。對于雙面板，地線布置特別講究，通過采用單點接地法，電源和地是從電源的兩端接到PCB板上來的，電源一個接點，地一個接點。PCB上要有多個返回地線，這些都匯聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點上來。與PCB以外的信號相連時，通常采用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。選擇接地方式要從以下幾個方面考慮：

在電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用單點接地；當(dāng)信號工作頻率大于10MHz時，地線阻抗變得很大，此時應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點接地；當(dāng)工作頻率在1~10MHz時，如果采用單點接地，其地線長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點接地法。高頻電路宜采用多點串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量布置柵格狀大面積接地銅箔。7.7.5典型接地實例及要點

圖11中的（a）圖的放大器，電流從負(fù)載回到電源。流動路徑為Z1←Z2←Z3，在Z2上產(chǎn)生了一個電壓，這個電壓與信號源VS是串聯(lián)的，當(dāng)幅度和相位滿足一定的條件時，電路會發(fā)生振蕩。這就是一個共地阻抗耦合的例子。如果將電路的直流電源的接地點改一下，如（b）圖，使電流流過Z4，就解決了這個問題。（a）非獨立回路產(chǎn)生干擾（b）獨立回路避免干擾圖11地電流路徑示例圖12的（A）圖中因為金屬導(dǎo)電板有個缺口，使兩芯片的回路面積變大，；（B）圖將金屬導(dǎo)電板的缺口處良好的導(dǎo)電連接，使回路面積變小。圖12地線環(huán)路示例圖13中，微處理器68HCII的2MHzE時鐘信號送到74HC00，74HC00的另一個輸出送回到微處理器的一個輸入端。兩個芯片的距離較近，可以使連接線盡量短。但它們的地線連到了一根長地線的相反的兩端，結(jié)果使2MHz時鐘信號的回流繞了PCB整整一周，其環(huán)路面積實際是線路板的面積！如果從A到B兩點連接一根短線，2MHz時鐘的諧波輻射可以減少15~20dB，如果使用地線網(wǎng)格，可以進(jìn)一步使輻射降低。圖13地線環(huán)路示例單層或雙層板如何減小環(huán)路的面積不良布線舉例68HC1174HC00AB連接A、BE時鐘隨便設(shè)置的地線沒有用多層板能減小輻射信號1電源層地線層信號2低頻高頻DC~0.51101001G110地線面的阻抗，m/平方地線面具有很小的地線阻抗7.8時鐘電路的電磁兼容設(shè)計

7.8.1概述時鐘電路在數(shù)字電路中占有重要地位，對實現(xiàn)數(shù)字電路功能起決定作用。同時，時鐘電路也是產(chǎn)生電磁輻射的主要來源。時鐘電路設(shè)計質(zhì)量是保證達(dá)到整機(jī)輻射指標(biāo)的關(guān)鍵。時鐘電路設(shè)計中主要考慮的問題有：阻抗控制、傳輸延遲、印制線條上接入容性負(fù)載的影響、時鐘區(qū)與其他功能區(qū)的隔離、同層板中時鐘線條屏蔽等問題。電路中的強(qiáng)輻射信號11010010001101001000dBV/mdBV/m所有電路加電工作只有時鐘電路加電工作時鐘電路布線方法通常時鐘線都應(yīng)當(dāng)只安排在同一個層面或安排在由一個鏡像平面分開的相鄰兩個層面上。時鐘電路布線的任務(wù)是：確定線條的布線層；設(shè)計不同層間的跳線部位；設(shè)計線條阻抗和終端匹配電路。確定線條的布線層由于時鐘傳輸線是電路中的主要干擾來源，設(shè)計時要盡量使時鐘線布線層靠近實心的鏡像平面。同時，要控制線條阻抗使之盡量與時鐘源的輸出阻抗匹配，并且要盡量縮短線條長度。時鐘板一定要選擇多層板(也可局部)，盡量不要把時鐘布線層安排在底層，不要把時鐘布線層放在接地和電源層之下。時鐘電路嚴(yán)禁采用自動布線器，必須手動進(jìn)行布線。7.8.2.2設(shè)計不同層間的跳線部位時鐘布線或射頻信號布線，常常采用垂直跳線引到布線層，然后經(jīng)過同一引線到另一布線層面，這樣就一步一步地將時鐘信號由源引到負(fù)載。為減小由于時鐘布線產(chǎn)生電磁干擾和串音，布線時應(yīng)遵守下述原則：所有時鐘和高頻信號應(yīng)盡量放在一個布線層內(nèi)。時鐘的X方向和Y方向的布線都放在同一層內(nèi)；要把實體接地平面安排在時鐘布線層附近，以便加強(qiáng)實體接地平面的電磁鏡像作用，避免因跳線而產(chǎn)生的不連續(xù)性；如果時鐘或高頻信號線條必須在布線層中使用層間跳線時，應(yīng)設(shè)計相鄰的接地跳線。7.8.3減小時鐘電路輻射的方法在PCB中布置時鐘電路時，要考慮以下幾個方面：時鐘電路應(yīng)位于底板或接地板的中心位置，而不要放在儀表或輸入/輸出端附近；如果時鐘信號需要由主板引出并送到子板去，則時鐘線應(yīng)布置在遠(yuǎn)離其它引線處并直接接到連接器上去，最好是采用點到點的矢徑連接方式；在連接器處要進(jìn)行終端匹配，否則時鐘線條會由于處在開路狀態(tài)而構(gòu)成為單極天線；振蕩器或晶體要直接連接到PCB上去而不要采用插座方式。插座會增大引線長度，而且還會既向內(nèi)部又向外部輻射能量，會增大電磁干擾水平；在臨近布線層的其他印制線，不要靠近、直接布在時鐘線下或經(jīng)過時鐘振蕩器區(qū)(通常定為禁止布線區(qū))。在必須穿過時，要加法拉第籠進(jìn)行屏蔽；5MHz以上的時鐘振蕩器要用成品振蕩器，而不能采用分立的元件和晶體搭成振蕩電路。7.8.4振蕩器電路示例圖

圖14中的(a)圖和(b)圖是兩種不同的濾波模型的+5V供電的TTL/CMOS電路；(c)圖是-5V供電的ECL電路（RLC濾波器）；(d)圖是+5V供電的ECL電路（磁環(huán)和電管）。圖14振蕩電路示例

(b)(c)(d)圖14振蕩電路示例7.8.5時鐘信號的匹配

圖15為兩種不同的時鐘信號布線圖，其中(A)圖為時鐘信號的不良布線（時鐘信號的順序鏈）；

(B)圖為帶串聯(lián)負(fù)載的時鐘信號最佳布線。(a)圖為時鐘信號的不良布線(b)圖為時鐘信號的最佳布線7.9PCB匹配終端終端匹配不僅使走線阻抗匹配，并且消除或減少衰減震蕩及反射，圖16列舉常用的終端形式。是否需要終端，其中最重要的是實際是否存在電氣長布線。當(dāng)印制線是電氣長的，或超過信號邊沿轉(zhuǎn)換時間的電氣長度的六分之一時，印制線就需要終端。如果負(fù)載是容性的或高感性的，為消除振鈴甚至在印制線是電氣短時就需要終端。

串聯(lián)電阻并聯(lián)電阻戴維寧網(wǎng)絡(luò)RC網(wǎng)絡(luò)二極管網(wǎng)絡(luò)圖16常用終端方法串聯(lián)電阻：——串聯(lián)終端對點到點的走線（只有一個負(fù)載）路徑最佳；——可提供緩慢的上升時間，減小地地位波動,降低過沖，有效的控制電磁輻射；——增加了線路的延遲時間。并聯(lián)電阻：——該電阻必須等于線條的波阻抗的阻值

R=Z0

；——電阻的另一端通常接到地上其值一般在50～150Ω；——消耗能量；——很少用于TTL和COMS設(shè)計；——并聯(lián)端接匹配對具有快速時鐘/脈沖的總線非常合適。

戴維寧網(wǎng)絡(luò)：——在TTL邏輯電路中使用最好；——其電阻取值為R=2Z0。但是如果使用在即有CMOS又有TTL元件的電路時要特別注意,因為開關(guān)電壓應(yīng)當(dāng)是相對器件輸入電壓的,不恰當(dāng)?shù)淖柚的苡绊懺幼鏖撝?；——功耗比較高；——會引起不可靠的操作；RC網(wǎng)絡(luò)——RC網(wǎng)絡(luò)可提供好的信號質(zhì)量，但其代價是增加元件；——在TTL和CMOS兩種系統(tǒng)中都是很好的終端方法電阻能匹配線條阻抗，電容能保持元件的直流電壓水平信號線會受到很小的延遲；——要注意使電阻和電容構(gòu)成的RC網(wǎng)絡(luò)的時間常數(shù)要比傳播到負(fù)載的延遲時間的2倍要大些；——RC網(wǎng)絡(luò)在總線設(shè)計中有很好的應(yīng)用。二極管網(wǎng)絡(luò)——用于差分或?qū)ΨQ網(wǎng)絡(luò)的情況；——二極管用于限制線上的過沖并保證電路的低功耗，但是二極管網(wǎng)絡(luò)的主要缺點是對高速信號的頻率響應(yīng)不好，二極管處會發(fā)生抖動。7.10低噪聲與電磁干擾設(shè)計的一般準(zhǔn)則

低噪聲與電磁干擾的一般準(zhǔn)則如下：能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方；可用串一個電阻的辦法，降低控制電路上下沿跳變速率；盡量為繼電器等提供某種形式的阻尼；使用滿足系統(tǒng)要求的最低頻率時鐘；時鐘產(chǎn)生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地；用地線將時鐘區(qū)圈起來，時鐘線盡量短；I/O驅(qū)動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射；MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空；閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端；印制板盡量使用45度折線而不用90度折線布線以減小高頻信號對外的發(fā)射與耦合；印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些；單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經(jīng)濟(jì)上若能承受的話，用多層板以減小電源，地的容性電感；時鐘、總線、片選信號要遠(yuǎn)離I/O線和接插件；模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘；對A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一也不要交叉；時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠(yuǎn)離I/O電纜；元件引腳盡量短，去耦電容引腳盡量短；關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短、直；對噪聲敏感的線不要與大電流，高速開關(guān)線平行；石英晶體以及對噪聲敏感的器件下面不要走線；弱信號電路，低頻電路周圍不要形成電流環(huán)路；任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小；每個集成電路都要加一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容；用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。不同邏輯電路為了滿足EMI指標(biāo)要求

所允許的環(huán)路面積僅代表了一個環(huán)路的輻射情況，若有N個環(huán)路輻射，乘以N。因此，可能時，分散時鐘頻率。如何減小差模輻射？E=2.6IAf2/D低通濾波器布線電流回路的阻抗~LRIZ=R+jLL=/I

A~地線面上的縫隙的影響模擬地數(shù)字地A/D變換器L75mm25mmL:0~10cmVAB:15~75mVAB扁平電纜的使用地線一部分信號回流經(jīng)過ABCDABCD最好較好差較好，但端接困難扁平電纜這兩處都有地線注意隱蔽的輻射環(huán)路電源/地線信號線電源/地線信號線電源信號線+電源+地線電源/地線電源環(huán)路對消概念減小輻射時鐘線避免換層？7.11其他設(shè)計技術(shù)7.11.1控制來自電源的噪聲電源在向系統(tǒng)提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號更經(jīng)受不住來自電源的干擾。電源解耦電容的正確布置盡量使電源線與地線靠近

解耦電容的選擇C=dIdtdVZf1/2LC各參數(shù)含義：在時間dt內(nèi)，電源線上出現(xiàn)了瞬間電流dI，dI導(dǎo)致了電源線上出現(xiàn)電壓跌落dV。增強(qiáng)解耦效果的方法電源地鐵氧體注意鐵氧體安裝的位置接地線面細(xì)線粗線用鐵氧體增加電源端阻抗用細(xì)線增加電源端阻抗多個電容并聯(lián)加強(qiáng)解耦效果在實際的PCB板設(shè)計中，只靠電源層并不能消除電源的電路噪聲，控制電源噪聲的設(shè)計要求有以下幾點：在PCB板的電源接入端放置一個1μF~10μF的電容，濾除低頻噪聲；在PCB板上每個元器件的電源與地線之間放置一個0.01μF~0.1μF的電容，濾除高頻噪聲；注意PCB板上的通孔，PCB板上的通孔使得電源層上需要刻蝕開口以留出空間給通孔通過；連接線需要足夠多的地線，每一信號需要有自己的專有的信號回路，而且信號和回路的環(huán)路面積盡可能小，信號與回路要盡量并行；模擬與數(shù)字電源的供電電源要分開，在電源的入口處（即印制板的I/O口）才連接在一起；避免分開的電源在不同層間重疊，在設(shè)計PCB板時應(yīng)盡量把分開的電源實行錯位，否則電路噪聲很容易通過寄生電容耦合過去；對敏感元件，如DAC、ADC、PLL等，要進(jìn)行隔離。7.11.2減小信號傳輸中的畸變

微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA左右，輸入電容10pF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個門的輸出端通過一段很長的線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會引起信號畸變，增加系統(tǒng)噪聲。當(dāng)Tpd＞Tr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。信號在印制板上的延遲時間與引線的特性阻抗有關(guān)，即與PCB板材料的介電常數(shù)有關(guān)。可以粗略地認(rèn)為，信號在印制板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯元件的Tr（標(biāo)準(zhǔn)延遲時間）為3到18ns之間。在PCB板上，信號的引線越短越好，最長不宜超過25cm。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個。注意減小信號線間的交叉干擾。當(dāng)信號的上升時間快于信號延遲時間，就要按照快電子學(xué)處理。此時要考慮傳輸線的阻抗匹配，對于一塊PCB板上的集成塊之間的信號傳輸，要避免出現(xiàn)Td＞Trd的情況，PCB板越大，系統(tǒng)的速度就越不能太快。7.11.3注意印刷線板與元器件的高頻特性

在高頻情況下，PCB板上的引線、過孔，電阻、電容、接插件的分布電感與電容等不可忽略。尤其對電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對高頻信號的反射，引線的分布電容會起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20時，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射：PCB板的過孔大約引起0.6pF的電容；一個集成電路本身的封裝材料引入2～6pF電容；一個線路板上的接插件，有520nH的分布電感。一個雙列直插的24引腳集成電路插座，引入4～18nH的分布電感。這些小的分布參數(shù)對于這些較低頻率下的微控制器系統(tǒng)是可以忽略不計的；而對于高速系統(tǒng)必須予以特別注意。怎樣減小共模輻射

E=1.26

ILf/D共模濾波共模扼流圈減小共模電壓使用盡量短的電纜共模濾波電纜屏蔽平衡接口電路+Vcc-Vcc+V-VZ0/2Z0/2增加共模回路的阻抗PCBPCB共?；芈犯纳屏?20lg(E1/E2)=20lg(ICM1/ICM2)=20lg[(VCM/ZCM1)/(VCM/ZCM2)]=20lg(ZCM2/ZCM1)

=20lg(1+ZL/ZCM1

)dBI/O接口布線的一些要點干凈區(qū)域濾波電容電源線連接地線連接信號濾波器隔離變壓器/光耦隔離器橋壕溝時鐘電路、高速電路濾波器電容量的選擇R負(fù)載R源電容合適電容過大

低速接口10~100kB/s

高速接口

2MB/s低速CMOSTTL上升時間tr0.5~1s50ns100ns10ns帶寬BW320kHz6MHz3.2MHz32MHz總阻抗R120100300100~150最大電容C2400pF150pF100pF30pF7.11.4去耦、隔離設(shè)計技術(shù)

7.11.4.1去耦消除公共阻抗耦合有害影響的措施是去耦。去耦濾波器的關(guān)鍵元件是引線盡可能短的高頻電容器。好的高頻去耦電容可以去除高到1GHz的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計PCB板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1μF，該去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，但對40MHz以上的噪聲幾乎不起作用。1μF，10μF電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方安裝一個1μF或10μF的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10μF。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容。去耦電容值的選取并不嚴(yán)格，可按C=1/f計算；即10MHz取0.1μF，對微控制器構(gòu)成的系統(tǒng)，取0.1～0.01μF之間都可以。7.11.4.2隔離

隔離應(yīng)注意以下各項：應(yīng)注意地環(huán)路形成的共模騷擾；隔離變壓器切斷地環(huán)路，最適用于信號不含直流分量時。寬帶信號不宜用它。非理想的變壓器在初級和次級之間存在分布電容，該分布電容允許騷擾經(jīng)變壓器進(jìn)行耦合，因而該分布電容的大小直接影響它的高頻隔離性能。也就是說，該分布電容為信號進(jìn)人電網(wǎng)提供了通道。所以在選擇變壓器時，必須考慮分布電容的大小。在使用變壓器時，必須加靜電屏蔽（法拉第屏蔽）并接地，這樣可以減小分布參數(shù)，因為靜電屏蔽破壞了初、次級間的直接耦合，因而也就能降低傳導(dǎo)騷擾；為了更好地降低分布電容，提高開關(guān)變壓器的共模抑制性能，可采用三層屏蔽：第一層屏蔽連接到初級的電位端；第二層屏蔽連接到次級的低電位端；中心法拉第屏蔽連接到變壓器的外殼及安全地；光電耦合器隔離法：因信號的輸入和輸出線性關(guān)系差，不宜直接用于模擬信號，但最適于傳輸數(shù)字信號。用光脈寬調(diào)制法，就能傳輸含直流分量的模擬信號，而且有優(yōu)良的線性效果。7.11.5慎用IC插座IC插座對EMC很不利，建議直接在PCB上焊接表貼芯片，具有較短引線和體積較小的IC芯片則更好，BGA及類似芯片封裝的IC在目前是最好的選擇。安裝在插座上（更糟的是，插座本身有電池）的可編程只讀存儲器（PROM）的發(fā)射及敏感特性經(jīng)常會使一個本來良好的設(shè)計變壞。因此，應(yīng)該采用直接焊接到電路板上的表貼可編程儲存器。帶有ZIF座和在處理器（能方便升級）上用彈簧安裝散熱片的母板，需要額外的濾波和屏蔽，即使如此，選擇內(nèi)部引線最短的表貼ZIF座也是有好處的。7.11.6數(shù)字電路的控制

數(shù)字電路是一種最常見的寬帶騷擾源，而瞬態(tài)地電流和瞬態(tài)負(fù)載電流是傳導(dǎo)騷擾和輻射騷擾的初始源，必須通過PCB板設(shè)計予以減小。當(dāng)數(shù)字電路工作時，其內(nèi)部的門電路將發(fā)生高低電壓之間的轉(zhuǎn)換，在轉(zhuǎn)換的過程中，隨著導(dǎo)通和截止?fàn)顟B(tài)的變換，會有電流從電源流入電路，或從電路流入地線，從而使電源線或地線上的電流產(chǎn)生不平衡而發(fā)生變化，這就是瞬態(tài)地電流，亦稱ΔI噪聲電流。由于電源線和地線存在一定電阻和電感，其阻抗是不可忽略的，ΔI噪聲電流將通過阻抗引發(fā)電源電壓的波動，即ΔI噪聲電壓，嚴(yán)重時將干擾其它電路或芯片的工作。為此，應(yīng)盡量減小印制板地線和電源線的引線電感，如果使用多層板中的一層作為電源層，另選合適的一層作為接地層，ΔI噪聲電壓將減至最小。例如，當(dāng)脈沖電流的變化為30mA，前后沿為3ns，則噪聲帶寬可達(dá)100MHz，對于長為100mm，寬為1mm，厚為0.03mm的地線，其阻抗可達(dá)72.5Ω，ΔI限聲電壓為2.1V；若采用多層板的接地層，阻抗僅為3.72mΩ，ΔI噪聲電壓可降至100μV，對其它電路或芯片的工作幾乎不發(fā)生影響。當(dāng)然，如果在印制板上安裝去耦電容來提供一個電流源，以補(bǔ)償數(shù)字電路工作時所產(chǎn)生的ΔI噪聲電流，將會取得更好的效果。數(shù)字電路工作在脈沖狀態(tài)，其高頻分量可延伸到數(shù)百兆赫以上。另一方面，外來騷擾脈沖很容易使數(shù)字電路誤觸發(fā)。所以，數(shù)字電路既是騷擾源，又容易受到騷擾。選用較低的脈沖重復(fù)頻率和較慢的上升／下降沿，將降低數(shù)字電路產(chǎn)生的電磁騷擾。由于只有當(dāng)騷擾脈沖的強(qiáng)度超過一定容許程度后，才能使數(shù)字電路誤觸發(fā)，這種“容許程度”就是敏感度門限，包括直流噪聲容限、交流噪聲容限和噪聲能量容限。CMOS和HTL電路具有效高的噪聲容限，應(yīng)優(yōu)選使用。數(shù)字和模擬設(shè)備的發(fā)射和敏感特性不同，一般不能用對數(shù)字信號濾波的方法來實現(xiàn)模擬電路的電磁兼容。例如，模擬電路通常產(chǎn)生窄帶騷擾，并常常對連續(xù)波騷擾敏感；數(shù)字電路常常產(chǎn)生寬帶騷擾，并對尖峰脈沖騷擾敏感?？刂茢?shù)字電路的發(fā)射和敏感所采用的屏蔽、濾波的范圍和程度要根據(jù)數(shù)字電路單元的性能、電路元器件的速率來決定。數(shù)字系統(tǒng)誤動作的重要原因中，絕大多數(shù)起因于機(jī)殼地、信號地的電位波動。集成電路0V端電位發(fā)生變化時，它的工作狀態(tài)便不穩(wěn)定，從而影響下一級輸入端狀況，下一級也會不穩(wěn)定。0V端電位的變化是接地線本身有電感和直流電阻所致：須選擇電路功能允許的最慢的上升時間和下降時間，以限制產(chǎn)生不必要的高頻分量；避免產(chǎn)生和使用不必要的高邏輯電平，如能用5V電平的就不要用12V電平；時鐘頻率應(yīng)在工作允許的條件下選用最低的；要防止數(shù)據(jù)脈沖通過濾波和二次穩(wěn)壓電源耦合到直流電源總線上去。數(shù)字電路的輸入、輸出線不要緊靠時鐘或振蕩器線、電源線等電磁熱線，也不要緊靠復(fù)位線、中斷線、控制線等脆弱信號線；只要可能，就應(yīng)在低阻抗點上連接數(shù)字電路的輸入和輸出端，或用阻抗變換緩沖級；要嚴(yán)格限制脈沖波形的尖峰、過沖和阻尼振蕩；若用脈沖變壓器，應(yīng)是有屏蔽的；必須對電源線、控制線去耦，以防止外部騷擾進(jìn)入；不要用長的、非屏蔽的信號線。印制線長度達(dá)每ns上升時間大約5cm就要考慮匹配端接；應(yīng)注意光電隔離器對差模騷擾有抑制效果，而對共模騷擾卻沒有明顯作用；印制導(dǎo)線的電感分量在產(chǎn)生公共阻抗耦合方面起著主導(dǎo)作用。電源線，尤其地線要盡量粗、短；對有暫態(tài)陡峭電源電流的器件和易受電源噪聲影響的器件，要在其近旁接入高頻特性好的電容器去耦；在每個印制板電源入口處裝1個LCL形T型濾波器防止來自電源的沖擊輸入；用屏蔽網(wǎng)（編織帶）和鐵氧體夾卡改善扁平電纜的抗騷擾性能；從兩層PCB板改為多層PCB板，很容易使發(fā)射和抗擾度性能提高10倍；“五—五”規(guī)則可以幫助你決策。即時鐘頻率大于5MHz或者脈沖上升時間小于5ns，宜于選擇多層電路板；用手工布關(guān)鍵線（時鐘、高速重復(fù)控制信號、復(fù)位線、中繼線、I/O線等）。若用自動布線必