數(shù)字電路基礎組合電路的分析與設計

數(shù)字電路基礎組合電路的分析與設計第1頁，課件共22頁，創(chuàng)作于2023年2月◆適用于比較簡單的電路，分析步驟為：（1）寫出邏輯函數(shù)表達式；（2）簡化邏輯函數(shù)或者列真值表；（3）描述電路邏輯功能。10.1.2組合邏輯電路的分析方法功能◆較復雜或無法得到邏輯圖的電路，搭接實驗電路；第2頁，課件共22頁，創(chuàng)作于2023年2月例題1分析圖下圖所示電路。解:◆

由圖寫出邏輯函數(shù)表達式，并進行化簡

①寫出函數(shù)表達式第3頁，課件共22頁，創(chuàng)作于2023年2月

②由表達式求出真值表輸入輸出abcdG0000000100100011010001010110011101101001輸入輸出abcdG1000100110101011110011011110111110010110③由真值表分析電路功能當a、b、c、d中有奇數(shù)個1時，G為1；反之G為0。F=G

⊙由圖（b）所示電路可寫出可見，這是一個奇偶校驗監(jiān)測器這是一個奇偶校驗位產(chǎn)生電路第4頁，課件共22頁，創(chuàng)作于2023年2月分析圖10.2所示電路的邏輯功能例題2解：

由表達式可見，當G1為0時，無論其它輸入信號為什么狀態(tài)，均為1，同理和只要有一個為1時，也為1。通常用式來表示和的某些狀態(tài)。①寫出函數(shù)表達式

②由表達式求出真值表第5頁，課件共22頁，創(chuàng)作于2023年2月表10.2真值表

輸入輸出

×10×1010101010101010××××××000001010011100101110111

11111111111111110111111110111111110111111110111111110111111110111111110111111110由真值表10.2可以看出，當為1，為0時，3位二進制輸入信號的8種取值組合分別對應著中的一個確定的輸出信號。如當=000時，輸出信號，而均為1；當=111時，而均為1。因此，該電路是一個3-8線二進制譯碼器。它是第4章中討論過的74LS138的內部電路。③由真值表分析電路功能第6頁，課件共22頁，創(chuàng)作于2023年2月分析圖10.3所示電路的邏輯功能例題3解

Y=EN①寫出函數(shù)表達式第7頁，課件共22頁，創(chuàng)作于2023年2月輸入輸出使能端地址輸入數(shù)據(jù)SY100000000×××000001010011100101110111××××××××D0××××××××D1××××××××D2××××××××D3××××××××D4××××××××D5××××××××D6××××××××D70D0D1D2D3D4D5D6D7（3）邏輯功能由真值表可以看出，EN是選通端，對數(shù)據(jù)通行進行控制。當EN=0時，根據(jù)不同的地址碼A2A1A0選通相應的通道，且僅選通一路?？梢娫撾娐肥且粋€多路選擇器（也稱為數(shù)據(jù)選擇器）。實現(xiàn)的功能是從多個輸入信號中選擇一個信號輸出，或者將并行輸入轉換為串行輸出。ENY

②由表達式求出真值表第8頁，課件共22頁，創(chuàng)作于2023年2月◆多路選擇器應用舉例：實現(xiàn)邏輯函數(shù)

F是一個四變量函數(shù)，所以要用具有三個地址輸入端的選擇器，即用8選1的多路選擇器實現(xiàn)。假設用74LS151，在3個地址輸入端A2、A1、A0分別輸入A、B、C這3個變量。比較上述表達式可知

用多路選擇器實現(xiàn)邏輯函數(shù)F如圖所示。圖10.3（c）第9頁，課件共22頁，創(chuàng)作于2023年2月10.2組合邏輯電路的設計

1.分析2.真值表3.化簡4.邏輯圖(1)分析要求,列真值表(2)由真值表寫表達式(3)化簡(4)畫邏輯圖第10頁，課件共22頁，創(chuàng)作于2023年2月例1(10.4)

某設備有開關A、B、C，要求：只有開關A接通的條件下，開關B才能接通；開關C只有在開關B接通的條件下才能接通。違反這一規(guī)程，則發(fā)出報警信號。設計一個由與非門組成的能實現(xiàn)這一功能的報警控制電路。解：◆由題意可知，該報警電路的輸入變量是三個開關A、B、C的狀態(tài)，設開關接通用1表示，開關斷開用0表示；設該電路的輸出報警信號為F，F(xiàn)為1表示報警，F(xiàn)為0表示不報警。ABCF

00000101001110010111011101110100①分析題意,寫出真值表

②由真值表寫表達式第11頁，課件共22頁，創(chuàng)作于2023年2月

③化簡函數(shù)表達式

④畫邏輯圖第12頁，課件共22頁，創(chuàng)作于2023年2月

設計一個路燈的控制電路（一盞燈），要求在四個不同地方都能獨立控制燈的亮滅。用最簡的電路實現(xiàn)例2解:設四個控制開關為A、B、C、D，開關動作使燈L亮為1，使燈L滅為0。ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110

②由真值表寫表達式①分析題意,寫出真值表

③化簡函數(shù)表達式

④畫邏輯圖第13頁，課件共22頁，創(chuàng)作于2023年2月練習1

設有甲乙丙三人進行表決，若有兩人以上（包括兩人）同意，則通過表決，用ABC代表甲乙丙，用L表示表決結果。試寫出真值表，邏輯表達式，并畫出用與非門構成的邏輯圖。

解：ABC

L000

0001

0010

0011

1100

0101

1110

1111

1

②由真值表寫表達式①分析題意,寫出真值表

③化簡函數(shù)表達式用1表示同意，0表示反對或棄權?？闪谐稣嬷当砣缦拢旱?4頁，課件共22頁，創(chuàng)作于2023年2月

④畫邏輯圖第15頁，課件共22頁，創(chuàng)作于2023年2月

三個工廠由甲、乙兩個變電站供電。若一個工廠用電，由甲變電站供電；若兩個工廠用電，由乙變電站供電；若三個工廠同時用電，則由甲、乙兩個變電站同時供電。設計一個供電控制電路，用與非門構成。練習2解:設三個工廠用A、B、C表示，用電為1，不用電為0。兩個變電站用M（甲）、N（乙）控制，供電為1，不供電為0。ABCMN0000000110010100110110010101011100111111化成與非門形式

②由真值表寫表達式①分析題意,寫出真值表

③化簡函數(shù)表達式

④畫邏輯圖第16頁，課件共22頁，創(chuàng)作于2023年2月10.2.2組合邏輯電路設計實例1.設計優(yōu)先編碼器設計要求：將Y0~Y9十個信號編成二進制代碼。其中Y9的優(yōu)先級別最高，Y0最低。當有幾個信號同時出現(xiàn)在輸入端時，要求只對優(yōu)先級別最高的信號進行編碼，且輸入輸出都是低電平有效?！舴治鲆螅篩0~Y9共10個信號，根據(jù)公式

2n≥N=10，取n=4即取4位二進制碼進行編碼。根據(jù)設計要求，優(yōu)先級別高的排斥優(yōu)先級別低的，當輸入端有幾個信號同時存在時，優(yōu)先級別低的信號無論電平高低，對輸出均無影響。第17頁，課件共22頁，創(chuàng)作于2023年2月輸

入輸

出1111111110111111110×11111110××1111110×××111110××××11110×××××1110××××××110×××××××10××××××××0×××××××××1111111011011100101110101001100001110110

被排斥的量用“×”號表示。優(yōu)先級別高的排斥優(yōu)先級別低的。輸出4位二進制碼用DCBA表示，它們共有16種組合，用來對Y0~Y9進行編碼的方案很多，我們采用其中一種方案。可得到真值表。①分析題意,寫出真值表第18頁，課件共22頁，創(chuàng)作于2023年2月

②由真值表寫表達式

③化簡函數(shù)表達式第19頁，課件共22頁，創(chuàng)作于2023年2月如果同時輸入為低電平0時，則輸出

=0110即對進行編碼;如果均為高電平時，則輸出全為高電平，此時為隱含著的對的編碼。驗證

④畫邏輯圖第20頁，課件共22頁，創(chuàng)作于2023年2月2.設計加法器設計要求：設計一個四位二進制數(shù)的加法器

要設計一個四位二進制數(shù)加法器，我們首先要弄清楚一位二進制數(shù)如何相加。一位二進制數(shù)相加不僅要考慮本位的加數(shù)與被加數(shù)，還要考慮低位的進位信號，而輸出為本位和及向高位的進位信號，這就是通常所說的全加器。由于一位全加器是構成多位加法器的基礎，故先設計一位的全加器。假設一位全加器的加數(shù)、被加數(shù)和低位的進位信號分別為Ai、Bi和Ci-1，輸