數(shù)字邏輯電路與計算機系統(tǒng)集成技術課件第1章基礎

數(shù)字邏輯電路嵌入式開發(fā)的硬件基礎課程授課教師：解本巨郵箱：手機：授課教材與內容教材：《數(shù)字邏輯電路基礎與計算機系統(tǒng)集成技術》，解本巨等編著，清華大學出版社理論課授課內容第1章數(shù)字邏輯基礎：主要講述邏輯、數(shù)字與數(shù)制、數(shù)字邏輯電路；編碼；邏輯代數(shù)及基本邏輯運算、復合運算，邏輯運算對應芯片的形式，邏輯代數(shù)的5種表示方法，邏輯定律與邏輯規(guī)則；卡諾圖化簡：最小項概念與表示，卡諾圖的最小項表示，卡諾圖化簡的規(guī)則與依據(jù)，約束項與卡諾圖的化簡與表示。第2章常用邏輯元件與邏輯門：講述常用邏輯元件電阻、電容、電感、脈沖發(fā)生器、三極管、二極管、發(fā)光二極管、運算放大器等元件的功能與特性及應用；講述與或、非、門的內部設計原理（后面部分因時間關系可能不講解，同學自己學習）。第3以1位全加器為實例。Protel99se軟件設計數(shù)字系統(tǒng)，主要適用于目前國內簡單的嵌入式設計。每次實驗可用3次完成，單班實驗，分步設計，現(xiàn)場驗收。第4章組合邏輯電路：什么是組合邏輯電路，邏輯電路的分析與設計；常用組合邏輯電路芯片的功能與設計。第5章時序邏輯電路：時序電路定義與表示方法；實現(xiàn)記憶的部件觸發(fā)器的內部組成及分類；時序電路的分析；時序電路設計；常用時序芯片（元件）—譯碼器、計數(shù)器等的功能及設計。第6章存儲器：存儲器的原理，RAM，ROM、硬盤、USB、Flash結構與組成原理；目前嵌入式開發(fā)選用的內存、flash、ROM外特性介紹。第7章ARM11微處理器：選用型號為S3C6410的三星微處理器芯片，了解其外部引腳特性，平面圖與封裝設計。第8章接口與外設：主要講述接口的設計思想；常用計算機外設外部特性與功能，平面圖與封裝設計，常用接口包括USB、網卡、串口、藍牙、GPRS、wifi、Gps、北斗星衛(wèi)星定位芯片、Zigbee、射頻、時鐘電路、蜂

鳴器、IIS、觸摸屏、A/D等。期許與要求課程具有邏輯性，課程的學習不能斷開，否則所學一 事無成。善于思考，提出問題，解決問題，課堂可以發(fā)表自己 的看法。實驗具有實訓特性，建議把握每一次參與實踐的機會。放棄作弊，放棄抄襲，堅持正能量，做一個真正自我。大學不是來享受，是為了給將來打基礎的，良好的學 習計劃，才有更有計劃、成功的未來。實驗現(xiàn)場驗收，沒有考試，不參加實驗就必須補考。第1章數(shù)字邏輯基礎數(shù)字邏輯電路是嵌入式設計與集成電路設計的硬件基礎課程，本課程對于計算機系統(tǒng)的設計至關重要，而在授課中我們將在計算機系統(tǒng)設計中使用的元器件及特性逐步展示給大家，給大家提供了未來技術設計的道路，以本課程為基礎的設計可能連續(xù)培養(yǎng)出硬件設計師、內核設計師、系統(tǒng)設計師、驅動設計師、嵌入式應用設計師等。數(shù)字電路的學習相對模擬電路來說是比較簡單的，但是它具有邏輯特性，區(qū)別于模擬電路的物理特性。關于嵌入式電路的PCB的展示。有ARM11開發(fā)板1套，NiosII微處理器對應的開發(fā)板1套。本章考試題型有填空、簡答、計算和卡諾圖化簡，其中卡諾圖是電路設計的基本方法，固定題型3小題，12分。前言數(shù)字電路在這里也稱之為數(shù)字邏輯電路。以二進制數(shù)制的數(shù)字形式0、1表示數(shù)字化的邏輯常量即條件，按照一定的邏輯規(guī)律，推導出邏輯推理的結果常量，可以把邏輯過程用數(shù)字邏輯過程表示。針對0、1或者邏輯條件可以定義邏輯變量，從而根據(jù)邏輯定律構建邏輯表達式，嘗試電路運行過程為該智能邏輯表達過程，電路的每個電壓輸入、輸出設為兩種穩(wěn)定的可能狀態(tài)，高電平和低電平，每個輸入、輸出與邏輯表達式的某個變量建立一一對應的關系，從而將邏輯表達式轉換為邏輯電路，反之亦然。這可以視為數(shù)字邏輯電路的研究過程。電路運行過程即為邏輯表達式的邏輯推理過程或邏輯關系實現(xiàn)。我們需要研究邏輯的概念與邏輯判斷過程與方法，表示數(shù)字的數(shù)制并研究使用二進制表示邏輯的原因，數(shù)字邏輯的表達式形式和與數(shù)字電路的相互轉化過程，數(shù)字邏輯電路的物理表現(xiàn)形式—芯片和數(shù)字電路系統(tǒng)的設計—集成或嵌入式設計等相關知識。邏輯代數(shù)與邏輯公理、定律實現(xiàn)了數(shù)字邏輯學科的研究，從而實現(xiàn)了數(shù)字邏輯電路的設計、分析和應用過程。1.1邏輯人類的科學研究是在一定條件、事實或已存在成果的基礎上進行推導，歸納總結規(guī)律的方法。這是否可以稱之為邏輯呢？你是否對“邏輯”有一定的認識呢？邏輯是否就是由條件可以看到結果，有因必有果呢？上面關于邏輯的論述是對邏輯的一般性定義，是多維的，那么到底什么是邏輯呢？我們可以從多方面了解邏輯的概念和特征。1.3

電路引入二進制、芯片及集成概念數(shù)字電路與邏輯關系對應表示：數(shù)字邏輯電路與芯片集成技術是EDA（電子設計）技術的專業(yè)基礎，他把電路中的正負邏輯電平用二進制數(shù)字邏輯“0”或“1”來表示，從而以邏輯代數(shù)的形式來描述電路的行為，也可以利用邏輯代數(shù)的表達式來構造數(shù)字邏輯電路。用“1”代表高電平，“0”表示低電平稱為正邏輯表示法；反之，稱為負邏輯表示法，本書采用正邏輯表示法。電路分類電路分為模擬電路和數(shù)字電路兩種。模擬電路中傳送的信號為模擬信號，是隨著時間連續(xù)變化的信號，例如速度、壓力、溫度、聲音等，其采用時間函數(shù)表示幅值。模擬電路無法可控地表示電路的數(shù)據(jù)，由電路本身特性引發(fā)，無直觀表示性，也容易受到外界環(huán)境的干擾。自二進制數(shù)和邏輯代數(shù)產生以來，人們設計出能夠根據(jù)穩(wěn)定的電路輸入（條件）得出穩(wěn)定電路邏輯輸出的結果，這就是數(shù)字邏輯電路。數(shù)字電路中用若干個傳送二值“0”和“1”的電路元件組合在一起來表示數(shù)據(jù)、外界在電路中存儲或處理的信息（編碼）等，從而把二進制數(shù)和邏輯代數(shù)與電路對等，形成了開發(fā)電路的基本方法。3.芯片根據(jù)數(shù)字電路輸入和輸出的條件和結果，為其設置具有二值性的變量，利用邏輯代數(shù)相關知識，求出輸出與輸入變量之間的邏輯表達式，并轉換為電路。利用制作電路的設備工藝，將輸入輸出變量引出做成能夠拔插、焊接的金屬“插腳”或焊點，從電路集成后形成的具有一定形狀的塊中引出，電路塊即為數(shù)字電路芯片，“插腳”稱為引腳，作為電路外部特性可以擴展設計更大規(guī)模的電路，如圖1-1所示。圖1-1

具有不同形狀和引腳的數(shù)字電路芯片4.PCB嵌入式開發(fā)板芯片根據(jù)需要可以在電子市場購買，根據(jù)不同的芯片可以設計出更加強大的電路，并開發(fā)為電路板，這稱為電路集成。根據(jù)集成規(guī)模的不同，分為超大規(guī)模、大規(guī)模和中小規(guī)模集成電路。一個計算機系統(tǒng)是以微處理器芯片為核心，輔以存儲器、接口電路、外部設備芯片，通過其他輔助電路設計構成的完整的系統(tǒng)。圖1-2就是一個利用芯片開發(fā)設計實現(xiàn)具有一定電路功能的電路板。圖1-2

利用芯片設計的電路板1.2數(shù)制與數(shù)制轉換-2

-m+

k-2

·

R

+

...

+

k-m

·

R（4）指出系數(shù)（位）、系數(shù)范圍、指數(shù)、位權表示法、進位原則。i數(shù)制概念：一種表示數(shù)的方法，常用的為十進制數(shù)。數(shù)字電路中電路引腳的高低電平表示1和0，因此計算機中只有二進制數(shù)。但在程序設計時可以用二、八、十、十六進制數(shù)表示。數(shù)制推廣：將數(shù)制推廣到任意的R（R≥2）進制數(shù)，R進制的表達式為：nii

=-m·

R

-1·

Rn-1

+

...

+

k

·

R1

+

k

·

R0

+

k1

0

-1=

k

·

Rn

+

kn

n-1k

·

R(k

k

...k

k

.k

k

...k

k

)

=n

n-1

1

0

-1

-2

-m+1

-m

R

1.2.1計算機中常用的進位計數(shù)值十進制數(shù)：十進制數(shù)基數(shù)R為10，位Ki由0～9表示，采用位權表示法來

表示數(shù)據(jù)，并且可以展開為多項式的形式，數(shù)據(jù)運算時堅持逢10進1原則。二進制數(shù)：前面的知識我們知道，計算機中的數(shù)據(jù)都是以二進制數(shù)的形式存儲的。二進制數(shù)基數(shù)為2，因此他的位只能由0，1組成。相鄰位的進位規(guī)則為“逢2進1”。通常在末尾加字母B或下標2來表示數(shù)據(jù)并區(qū)別于其他數(shù)制。十六進制數(shù)：在表示二進制數(shù)據(jù)時，由于位數(shù)較多，在輸入輸出、書

寫和閱讀時均不方便，因此引進八進制數(shù)和十六進制數(shù)。十六進制數(shù)基數(shù)為16，由于10～15無法單獨表示，他的位由0～9，A（10），B（11），C（12），D（13），E（14），F(xiàn)（15）組成。相鄰位的進位規(guī)則為

“逢16進1”。通常在末尾加字母H或下標16來表示數(shù)據(jù)并區(qū)別于其他數(shù)值。八進制數(shù)八進制數(shù)基數(shù)為8，他的位由數(shù)字0～7組成。相鄰位的進位規(guī)則為“逢8進1”。通常在末尾加字母O或下標8來表示數(shù)據(jù)并區(qū)別于其他數(shù)值。將數(shù)135、11101101B、9AEFH、36542O展開為多項式形式。1.2.2

數(shù)制轉換計算機中處理和存儲的數(shù)據(jù)為二進制數(shù)，但是在輸入輸出、書寫時也使用十、八、十六進制數(shù)，這就需要掌握二進制數(shù)與其他進制數(shù)之間的數(shù)據(jù)轉換問題。1．二進制數(shù)與十進制數(shù)之間的相互轉換二進制數(shù)轉換為十進制數(shù)根據(jù)二進制數(shù)展開的多項式，直接按照十進制數(shù)的進位原則計算，得出的結果即為十進制數(shù)。任意的R進制數(shù)轉換為十進制數(shù)都可采用這種方法。將二進制數(shù)1101101B

和01011B轉換為十進制數(shù)。十進制數(shù)轉換為二進制數(shù)①對于整數(shù)部分，采用基數(shù)除法取倒余數(shù)的方法。②對于小數(shù)部分，采用基數(shù)乘法取正序整數(shù)的方法。③也可以數(shù)據(jù)拆分為位權表示形式。將十進制數(shù)35.12575,68.425轉化為二進制數(shù)2.二進制數(shù)與八、十六進制數(shù)之間的轉換因為八進制數(shù)每位用3位二進制數(shù)表示，十六進制數(shù)用4位二進制數(shù)表示，因此八進制數(shù)轉化為二進制數(shù)只要把每一位數(shù)表示為3位二進制數(shù)即可，而十六進制數(shù)轉換為二進制數(shù)則把每一位表示為4位二進制數(shù)。反之，則要以小數(shù)點為中心，向兩邊每取

3位轉換為八進制數(shù)，每取4位可轉換為十六進制數(shù)，不夠位需要補位。1）將數(shù)據(jù)101

1011

1100

1001.1010

100B

轉換為八、十六進制數(shù)將八進制數(shù)3567O轉換為二進制數(shù)。將十六進制數(shù)9FAEH轉換為二進制數(shù)。1.2.3

二進制算術運算在計算機中，運算的數(shù)據(jù)是以多個電路輸出的0和1排列成二進制數(shù)據(jù)來表示的，計算機運算是通過二進制電路來計算。數(shù)據(jù)在計算機中的表示有無符號二進制數(shù)和有符號二進制數(shù)兩種。算術運算也分為無符號二進制運算和有符號二進制運算兩種。二進制加法運算規(guī)則為逢2進1。1.無符號二進制數(shù)的算術運算無符號二進制數(shù)的加法加法規(guī)則為：0+0=0，0+1=1，1+1=10求10110和10100的和無符號二進制數(shù)的減法：減法規(guī)則為：1-0=1，1-1=0，0-0=0，10-1=1，其中被減數(shù)要大于減數(shù).求1010和0101的差無符號二進制數(shù)的乘法運算計算1011和1010的積由計算過程可以看出乘法運算是由左移被乘數(shù)和加法運算組成。無符號二進制數(shù)的除法運算計算1010和111之商。除法運算由右移被除數(shù)與減數(shù)運算組成。2.有符號二進制數(shù)在計算機中的表示與算術運算數(shù)據(jù)在計算機中一般是以有符號數(shù)來存儲的，現(xiàn)代計算機一般是補碼計算機，符號位同樣參加到運算中去。計算機中，一般把最高位作為符號位，“0”表示為正號，“1”表示為負號。學習補碼，需要了解真值、原碼、反碼的概念。真值是指書寫中帶符號的二進制數(shù)，如-1110.11B，.101B。1）原碼表示法用二進制數(shù)“0”和“1”分別表示真值X中的“+”和“-”，就得到數(shù)據(jù)真值對應的原碼。計算機中一般用8位二進制數(shù)作為表示一個數(shù)據(jù)的最小單位，稱為字節(jié)（Byte）。二個字節(jié)數(shù)據(jù)稱為一個字（Word），兩個字稱為雙字（DWord）。0是一個特殊實例[]原=00000000B；[-0000000]原=10000000B可以看出，0的原碼表示有兩種，即有重碼。求-63，-0.77525的原碼。2）反碼表示法正數(shù)的反碼正數(shù)的反碼與原碼相同。即對于真值X，[X]反=[X]原。負數(shù)的反碼負數(shù)的反碼是原碼符號位不變，數(shù)據(jù)位取反。求X=-1011110B和X=-0.1011110B的反碼。3）補碼表示法如果基數(shù)為R，位數(shù)為n的帶“+”，或“-”的真值N，其補碼為(N)補=Rn+N如果原碼位數(shù)為8位，求X=-37,X=0.125的補碼。根據(jù)規(guī)律，得出補碼直接轉換過程：正數(shù)的補碼正數(shù)的補碼與原碼相同。即對于真值X，[X]補=[X]原。負數(shù)的補碼負數(shù)的補碼則在其反碼的最后一位加1。求-37，-0.125的補碼（8位）。4）n位二進制數(shù)不同碼表示數(shù)的范圍原碼：-(2n-1-1)～+(2n-1-1)反碼：-(2n-1-1)～+(2n-1-1)補碼：-2n-1～+(2n-1-1)

5）二進制補碼的加減運算采用補碼形式，符號位參與運算，可以和無符號數(shù)一樣進行加減乘除的運算，最終都可以采用加法實現(xiàn)運算過程。假設X，Y為兩個二進制數(shù)的真值，則可得以下表達式：[X+Y]補=[X]

補+[Y]

補[X-Y]補=[X+(-Y)]補=[X]

補+[-Y]

補設X=56，Y=31，試求[X-Y]補6）補碼運算的溢出判別根據(jù)數(shù)據(jù)運算規(guī)律，兩個符號相反的數(shù)相加產生結果的位數(shù)是不會超過兩個加數(shù)對應位數(shù)的，即不產生溢出。但兩個同符號數(shù)相加，則符號位可能產生進位。如果運算時最高兩位產生的進位不相同，說明符號位不統(tǒng)一，則產生了溢出。例如，試計算-76和-56表示的8位補碼數(shù)據(jù)相加后是否溢出。直接相加判別8位負數(shù)補碼最小數(shù)據(jù)為-128，因此，小于-128會產生溢出，-76+（-56）=-132<-128，所以發(fā)生溢出。根據(jù)公式計算后判別[-76]補=10110100B，[-56]補=11001000B[-76]補+[-56]補=10110100

=101111100B，最高兩位進位為10，不相同，所以產生溢出。1.3

計算機中常用編碼計算機與外界進行數(shù)據(jù)輸入輸出，主要是通過鍵盤、外部設備獲得信息，這些信息并不能直接通過計算機識別，必須在計算機中給予每個信息一個二進制組合，用來作為在計算機中識別他們的標志，而同類信息具有相同的二進制組合規(guī)則。這種以一定的編制規(guī)則，可以表示數(shù)值、字母、符號等外部信息的二進制組合稱為二進制編碼。而將編碼在計算機內再翻譯為原信息的過程稱為譯碼。若同類信息為N個，則對他們編碼的二進制位數(shù)n滿足以下條件：2n≥N1.3.1二-十進制編碼二—十進制編碼就是用4位二進制數(shù)來表示1位十進制數(shù)中的

0～9這10個數(shù)碼，簡稱BCD（Binary

Coded

Decimal）碼。4位二進制數(shù)共有16種組合，可以從中選擇10個編碼來表示十進制數(shù)的十個數(shù)碼。表1-1為幾種常用的BCD碼。用4位自然二進制碼中的前10個碼字來表示十進制數(shù)碼，因各位的權值依次為8、4、2、1，故稱8421BCD碼?？梢杂脕碓谟嬎銠C中表示十進制的數(shù)據(jù)。2421碼的權值依次為2、4、2、1；5421碼的權值依次為5、4、2、1；余3碼由8421

BCD碼加0011得到；余3循環(huán)碼特點是任何相鄰的兩個碼字，僅有一位二進制位不同，其他位相同。余

3碼和余3循環(huán)碼是無權碼，代表一定含義，每一位并不表示本位的權值。參看教材P8頁表1-1。1.3.2

格雷碼（GRAY

Code）格雷碼是電路設計中，卡諾圖化簡采用的編碼規(guī)則，是一種無權碼。他具有相鄰性，即兩個相鄰代碼之間僅有1位取值不同。相鄰編碼不同數(shù)字的位數(shù)，稱為碼距，碼距越小，避免錯誤數(shù)碼出現(xiàn)的概率越低。格雷碼編碼規(guī)則如下：設某二進制數(shù)為BnBn-1

…B1B0，其對應的格雷碼為

GnGn-1

…G1G0

，其中：最高位保留即，其他各位利用異或運算（兩個二進制位進行異或運算，數(shù)據(jù)不相同，結果輸出為1，否則，輸出為0，異或運算符為⊕）求得：（i=0，G1i

，=B2i+1，ˉ

B…i

，n-2）求110110B的格雷碼，已知格雷碼為1001001B，求數(shù)據(jù)。1.3.3

ASCII碼人們通過鍵盤上的字母、符號和數(shù)值向計算機發(fā)送數(shù)據(jù)和指令，所有鍵盤符號用7位二進制數(shù)來編碼，表示128個十進制數(shù)、英文大小寫字母、控制符、運算符及特殊符號，稱為美國標準信息交換碼（American

Standard

Code

for

Information

Interchange），簡稱ASCII碼，如P10表1-3所示，其中一些字符的含義如表1-4所示。在匯編語言、高級語言編程時，這些ASCII編碼可以被訪問。編碼31H～39H代表數(shù)字字符“1”～“9”；編碼41H～5AH代表大寫字母“A”～“H”；編碼61H～7AH代表小寫字母“a”～“z”；0AH代表換行符；

ODH代表回車符等。對于P10表1-4所示的字符，在使用時可以查看表1-3對應的ASCII碼。1.4

邏輯運算與邏輯代數(shù)邏輯：邏輯是指事物的因果關系，或者說條件和結果的關系，這些因果關系可以用邏輯運算來表示，也就是用邏輯代數(shù)來描述。事物往往存在兩種對立狀態(tài)，在邏輯代數(shù)中可以抽象地表示為0或1，稱為邏輯0狀態(tài)和邏輯1狀態(tài)。邏輯代數(shù)：邏輯代數(shù)又稱布爾代數(shù)，是由英國科學家喬

治·布爾(George·Boole)把數(shù)學的形式化方法應用到邏輯學領域而建立起來的一門“應用數(shù)學”，是按一定的邏輯關系進行運算的代數(shù)，是分析和設計電路的數(shù)學工具。在邏輯代數(shù)中，只有0、1兩種邏輯值，有與、或、非3種基本邏輯運算，還有與或、與

非、與或非、異或幾種導出邏輯運算。邏輯變量：邏輯代數(shù)中的變量稱為邏輯變量，可以以字母開頭，由字母和數(shù)字組成，例如A、B、C、x、y、A1等。邏輯變量的取值只有兩種，即邏輯0和邏輯1，0和1稱為邏輯常量，并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)。變量通過邏輯關系構成的表達式稱為邏輯函數(shù)，例如Y=F（A，B，C，…），F(xiàn)為輸出函數(shù)，A、B、C、…為輸入邏輯變量。1.4.1

邏輯運算邏輯關系相當于算術運算中的運算關系，邏輯運算符相當于算術運算中的算術運算符。邏輯代數(shù)的基本邏輯運算有：邏輯與（乘）、邏輯或（加）、邏輯非，其他邏輯運算由這三種運算復合而成。1.與運算定義：與邏輯的定義：僅當決定事件（F）發(fā)生的所有條件（A，B，C，…）均滿足時，事件（F）才能發(fā)生。表達式為：F（A，B，C,…）=A·B·C·

…式中，小圓點表示書寫的與運算符，與運算符可省略。F（A，B，C，…）=ABC…與運算規(guī)則0·0=0；

0·1=1·0=0；

1·1=1與運算的邏輯符號任何邏輯運算最終要用一定的邏輯符號（或邏輯符號組成的邏輯電路）表示，邏輯關系才能得到分析和應用，邏輯符號也是開發(fā)電路原理圖的組成部分。本書采用國際IEEE標準通用電路符號，不再采用國家標準的電路符號。對于與運算表達式F=A·B，其電路符號如圖1-3（a）所示。AND2代表與門的符號名稱，即2引腳輸入的與門，inst是符號化的名稱序號標志（元件流水號），是可以修改的。4）與門元件在電路設計中，一般把4個與門集成為1個芯片，常用的有型號為74HC08的與門芯片，其芯片如圖1-3（b）所示。芯片上方文字朝上，為芯片正確放置方向，圖1-3（c）是為該芯片繪制的平面特性圖，指出每個芯片引腳的名稱和特性。其中VCC為+5V電源正極引腳，GND為電源負極或接地引腳，剩余引腳為與門的輸入和輸出，其中A、B為輸入引腳，Y為輸出引腳，共集成了4個與門。AND2inst圖1-3

（

a）二輸入變量的與門國際標準符號圖1-3

（

b）與門集成芯片圖1-3（

c

）平面特

性圖2.或門1）定義：或邏輯的定義：當決定事件（F）發(fā)生的各種條件（A，B，C，…)中，只要有一個或多個條件具備，事件（F）就發(fā)生。表達式為：F（A，B，C，…）=A+B+C+…式中加號表示書寫用的或運算符?；蜻\算規(guī)則0+0=0；0+1=1+0=1；1+1=1或運算的邏輯符號對于或運算表達式F=A+B，其電路符號如圖1-4所示，在繪制原理圖軟件中的符號名稱為OR2，即2引腳輸入的或門，inst為自定義符號名稱。

4）或門芯片或門芯片74HC32芯片引腳名稱和排列與與門相同，只不過其實現(xiàn)4個或門的功能。OR2inst圖1-4

二輸入變量的或門國際標準符號3.非門1）定義：非運算指的是邏輯的否定。當決定事件（F）發(fā)生的條件（A）滿足時，事件不發(fā)生；條件不滿足時，事件反而發(fā)生。表達式為：F（a）

（b）圖1-5

非門的國際標準符號=

A2）非運算的運算規(guī)則：0=

1

;

1

=

03）繪制原理圖時的邏輯符號如圖1-5（a）所示，常用的非門芯片稱為反相器，比如型號為74HC04的六輸入反相器，引腳特性如圖1-5（b）所示。NOTinst4.幾種常見的邏輯運算與非運算的定義、邏輯表達式及擴展、邏輯符號、引腳特性圖及芯片（上網查74HC01）或非運算的定義、邏輯表達式及擴展、邏輯符號、引腳特性圖及芯片（上網查74HC02）異或運算的定義、邏輯表達式及擴展、邏輯符號、引腳特性圖及芯片（上網查74HC86）同或運算的定義、邏輯表達式及擴展、邏輯符號、引腳特性圖及芯片（上網查74HC266）→1.4.2

邏輯代數(shù)的表示邏輯函數(shù)由上所述，邏輯表達式是由邏輯變量和與、或、非三種運算符連接而構成的式子。在邏輯表達式中，右邊的字母稱為輸入邏輯變量，左邊的式子稱為輸出邏輯變量。如果對應于輸入邏輯變量A、B、C、···的一組確定值，輸出邏輯變量有唯一確定的值，則稱為Y是A、B、C、·

·

·的邏輯函數(shù)。記作：Y=F（

A、B、C、·

·

·）；與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且0或1只表示兩種不同的狀態(tài)，沒有數(shù)量的意義。邏輯函數(shù)的表示方法邏輯代數(shù)有真值表、邏輯表達式、邏輯（電路、原理）圖、時序圖、卡諾圖五種表示方法。1）真值表真值表是一種能夠體現(xiàn)輸入變量的各種取值組合和輸出變量計算結果情況的表格。以異或門為例說明該表的繪制。

2）邏輯表達式：以異或門為例說明。3）邏輯圖邏輯圖是利用邏輯門符號來表示邏輯表達式中各變量之間邏輯關系的圖形。邏輯圖反映了所有輸入變量輸入后，信息傳遞并進行相關的邏輯運算，最終得到相應邏輯結果的過程。邏輯圖由輸入變量（輸入引腳），邏輯符號、輸出變量（輸出引腳）、連線組成。繪圖過程采用邏輯關系的先后自左而右繪制邏輯圖。這里以異或門為例進行繪制。邏輯圖也可稱為邏輯電路。電源電路、分離元件、邏輯圖、外設控制電路及外設可以繪制為具有一定功能的電路系統(tǒng)，我們通過引腳連線實現(xiàn)他們之間的信息交互，這樣的電路圖稱為電路系統(tǒng)原理圖。時序圖用輸入端在不同邏輯信號作用下所對應的輸出信號的波形圖表示電路的邏輯關系，以異或門為例繪制該波形圖。繪制過程中，圖中上沿信號為1，下沿信號為0?？ㄖZ圖卡諾圖是電路化簡前常用的一種表示方法，利用格雷碼相鄰的原則可以消掉一個邏輯因子，相關內容在下一節(jié)內容中講解。1.4.3

邏輯代數(shù)定律與化簡邏輯代數(shù)是1854年問世的，早年用于開關和繼電器的分析、化簡，隨著半導體制造工藝和集成技術的發(fā)展，各種規(guī)模的集成電路不斷出現(xiàn)并進入市場，而邏輯代數(shù)正是通過對芯片外特性和系統(tǒng)性能進行分析成為實現(xiàn)現(xiàn)代數(shù)字邏

輯電路和現(xiàn)代計算機系統(tǒng)設計不可缺少的數(shù)學工具。邏輯代數(shù)具有一定的公式、定律和規(guī)則，用他們對邏輯表達式進行處理，可以完成對邏輯電路的化簡、分析、設計，表達電路意圖等。1.邏輯代數(shù)的基本定律：1）0-1律：數(shù)值0、1與變量的與、或運算。重疊律：變量自身的與或運算?；パa律：變量與反變量之間的與或運算。自補律：指變量的非非運算。結合律：3個變量兩兩組合的“與”或者“或”運算，不影響運算的結果。交換律：兩個變量之間“與”或者“或”運算位置互換，不影響運算的結果。分配律：3個變量的與或混合運算重新分配。先或后與先與后或8）反演律：摩根定律，對應后面所述的反演規(guī)則。9）吸收律：A+A·B=A；A·(A+B)=A10）冗余律：AB+AC

+BC

=AB+ACA

+

AB

=

A

+

B(A+B)(A

+C)(B+C)=(A+B)(A

+C)以上定律的證明可以采用真值表形式，把輸入變量的取值組合一一列出，然右兩邊表達式的值，如果都相等，則定律成立，例如摩根定律。后證求明：出左式左=一些定律可以利用其他定律來證明，試證明：AB

+

A

C

+

BC

=

AB

+

A

C

+

(

A

+

A

)

BC=

AB

+

A

C

+

ABC

+

A

BC=

AB

(1

+

C

)

+

A

C

(1

+

B

)=

AB

+

A

C這個定律在以后化簡邏輯函數(shù)中通過添加或吸收多余項來實現(xiàn)。2.邏輯規(guī)則邏輯規(guī)則是邏輯運算中運算規(guī)則。代入規(guī)則：任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍然成立，這個規(guī)則稱為代入規(guī)則。反演規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“·”換成

“＋”，“＋”換成“··”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達式就是函數(shù)Y的反函數(shù)（或稱補函數(shù)）。這個規(guī)則稱為反演規(guī)則。對偶規(guī)則：對于任何一個邏輯式Y，若將其中所有的“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，則得到的表達式稱為Y

的對偶式，記做Y′。3.邏輯代數(shù)的定律化簡法簡Y表示的表達式：本書主要講解數(shù)字邏輯電路設計、分析及邏輯電路應用。數(shù)字邏輯電路在設計過程中需要得出邏輯表達式，并轉換為邏輯圖或邏輯電路原理圖。電路對應的邏輯表達式不一定是最簡表達式，但我們仍需要對邏輯表達式進行化簡，利用化簡后的邏輯表達式構成的邏輯電路使用的器件成本最低，提高了數(shù)字系統(tǒng)的可靠性。最簡表達式如與、或、非、與非、或非、與或非、或與非、異或等。運用基本公式和常用公式來化簡邏輯函數(shù)的方法，主要有以下幾種：1）并項法利用公式A+A=1

，將兩項合并為一項，并消去一個變量。利用分配率，化Y

=

ABC

+

ABC

+

B

C=

(

A

+

A

)BC

+

B

C=

BC

+

B

C

=

B(C

+

C

)

=

B2）吸收法（1）利用公式A+AB＝A，消去多余的項?；哬表示的表達式：Y

=

AB

+

ABCD

(E

+

F)

=

AB利用摩根定律和吸收法，化簡Y表示的表達式：Y

=A

+B

+CD

+（A2）D利B用公=式A

+BCD

+AD

+B=

(A

+

AD)

+

(B

+

BCD)

=

A

+

B（2）利用公式

A

+

AB

=

A

+，B消去多余的變量?；哬表示的表達式：Y

=

AB+A

C+

B

C=

AB+(

A+

B

)

C=

AB+ABC=

AB+C3）配項法（1）利用公式A

=

A(B+

B)為某一項配上其所缺的變量，以便用其他方法進行化簡。化簡Y表示的表達式：Y

=

A

B

+

B

C

+

B

C

+

A

B=

A

B

+

B

C

+

(

A

+

A

)

B

C

+

A

B

(

C

+

C)=

A

B

+

B

C

+

A

B

C

+

A

BC

+

A

BC

+

A

B

C=

A

B

(1

+

C

)

+

B

C

(1

+

A

)

+

A

C

(

B

+

B

)=

A

B

+

B

C

+

A

C（2）利用公式A+A=A，為某項配上其所能合并的項?；哬表示的表達式：Y=ABC+ABC

+ABC+ABC=(ABC+ABC)

+(ABC+ABC)

+(ABC+ABC)=AB+AC+BC4）消去冗余項法利用冗余律

AB+AC+BC=AB+AC

，將冗余項BC消去。化簡Y表示的表達式：Y

=

AB

+

AC

+

ADE+

CD=

AB

+(AC

+

CD

+

ADE)=

AB

+

AC

+

CD1.5

邏輯代數(shù)的卡諾圖化簡方法利用公式法化簡可以使邏輯函數(shù)變?yōu)檩^為簡單的形式，但得到的邏輯表達式是否為最簡很難判斷，使用卡諾圖化簡可以很好地解決這個問題。1.5.1

最小項的定義和性質如果已知某最小項取值為000，則其為邏輯函數(shù)有效項，可以用（2）其他有效項的表示和與取值具有相同的一一對應關系。一般n個變量的最小項應該有2n個。2.最小項的表示方法通常用符號mi來表示最小項。下標i的確定：把最小項中的原變量記為1，反變量記為0，當變量順序確定后，可以按順序排列成一個二進制數(shù)，則與這個二進制數(shù)相對應的十進制數(shù)，就是這個最小項的下標i。3個變量A、B、C的8個最小項可以分別表示為：1.最小項定義如果一個函數(shù)的某個與運算項包含了函數(shù)的全部變量，其中每個變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個乘積項稱為該函數(shù)的一個標準積項，通常稱為最小項。3個變量A、B、C可組成8個最小項。（1）

ABC

：把ABC=000代入最小項，輸出為1，表示此項為邏輯函數(shù)有效項；反之，表AB示C

。ABCm0m1m2m3m4m5m6m70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001最小項的性質為了分析最小項的性質，下面列出3個變量所有最小項的真值表，如下表所示。觀察該表，可得出最小項的下列性質：任意一個最小項，只有一組變量取值使其值為1。對于輸入變量的任意一組取值，任意兩個不同的最小項的乘積必為0。對于輸入變量的任意一組取值，全部最小項的和必為1。1.5.2

邏輯函數(shù)的最小項表達式轉換為最小項和的形式：1.利用邏輯函數(shù)的基本公式與定律，可以把任意邏輯函數(shù)化成若干個最小項之和的形式，稱為最小項表達式?；痉椒ú捎门漤椃ǎ瑢τ谀撑c項中沒有出現(xiàn)的變量因子，采用公式A

+A

=1

和分配律展開成最小項表達式。把Y表達式=

ABC

+

ABC

+

ABC

+

ABC

+

ABC=

m0

+

m1

+

m2

+

m3

+

m7=

∑

m(0,1,2,3,7)=

A(B

+

B

)(C

+

C

)

+(

A

+

A)BC=ABC

+ABC

+ABC

+ABC

+ABC

+ABC

數(shù)的真值表，則只Y

=

A

+

BC∑

m(0,1,2,3,7)是Y對應的最小項之和的簡化表示形式。2.如果列出了函要將函數(shù)值為1的那些最小項相加，便是函數(shù)的最小項表達式。如右表所示。ABCY最小項0000m00011m10101m20111m31000m41011m51100m61110m7根據(jù)真值表，列出Y對應的最小項表達式：Y

=

m1

+

m2

+

m3

+

m5

=

∑

m(1,2,3,5)=

ABC

+

ABC

+

ABC

+

ABC將真值表中函數(shù)值為0的那些最小項相加，便可得到反函數(shù)的最小項表達式。1.5.3

用卡諾圖表示邏輯函數(shù)1.卡諾圖的構成根據(jù)最小項和其取值一一對應的特點，可以利用數(shù)值取值組合表示最小項（輸入）。將邏輯函數(shù)或真值表中的最小項重新排列為矩陣形式，在矩陣的橫方向和縱方向排列所有邏輯輸入變量的取值，取值按照格雷碼原則排列，橫方向和縱方向交叉的單元格內填入最小項在函數(shù)中的輸出值，這樣構成的圖形就是卡諾圖。三變量卡諾圖如下圖所示。三變量卡諾圖輸入變量為ABC，A的取值在縱向按格雷碼排列，保證相鄰的項只有1位不同，BC的取值在橫向按格雷碼排列，當A=0，BC=00，即

ABC=000時，在交叉處的方格應該填入m0對應的邏輯輸出值，真值表為1則填

1，或邏輯表達式存在的最小項填1，其他填入0。2．卡諾圖的特點卡諾圖的特點是任意兩個相鄰的最小項在圖中是相鄰的。相鄰項是指兩個最小項只有一個因子互為反變量，其余因子均相同，又稱為邏輯相鄰項。可利用分配律和A

+A

=1

消掉互為反變量的因子，就是兩個相鄰項消掉一個因子，這也是卡諾圖化簡的基本依據(jù)。下圖為四變量卡諾圖說明相鄰項的組合。Y

=

AB

+

BC

+

AC

=

AB(C

+

C

)

+(

A

+

A)BC

+

A(B

+

B

)C=

ABC

+

ABC

+

ABC

+

ABC=

m(3,5,6,7)00100111m0項的輸入因子AB取值為00，按照格雷碼原則，他與AB=01，AB=10取值對

應的m4，m8為相鄰項；因子CD取值為00，按照格雷碼原則，他與CD=01，CD=10取值對應的m1，m2為相鄰項，共有4個相鄰項?？梢园凑丈蠄D標出相鄰項?？吭谝黄鸬挠脵E圓圈在一起，比如m0和m1，沒有靠在一起的相鄰項用相同的標志標出，比如m0和m8，m0和m2。其他mi項對應的相鄰項用同樣方法找出。3．邏輯函數(shù)在卡諾圖中的表示將邏輯函數(shù)表達式化成最小項表達式，將表達式中出現(xiàn)的最小項按照編號在對應的卡諾圖方格中填“1”，其余填“0”，就得到了邏輯函數(shù)的卡諾圖形式。將Y表示的函數(shù)用卡諾圖表示出來，如右圖所示。Y

BC00

01

1110A01如果要求函數(shù)Y的反函數(shù)，則對Y中所包含的各個最小項，在卡諾圖相應方格內填入0，其余方格內填入1。也可以找出反函數(shù)的最小項，剩下的就是Y對應的最小項。已知Y的表達式如下所示，試用卡諾圖表示。從上式看出，其不是與或表達形式，要采用分配律展開才能轉換為最小項表達式。但是，觀察表達式，如果采用摩根定律，可以直接將上述表達式轉換為與或表達式。則填充卡諾圖，如下圖所示：Y

=

(

A

+

B

+

C

+

D)(

A

+

B

+

C

+

D)(

A

+

B

+

C

+

D)

(

A

+

B

+

C

+

D)(

A

+

B

+

C

+

D)Y

=

ABCD

+

ABCD

+

ABCD

+

ABCD

+

ABCD=

∑

m(0,6,10,13,15)Y

=

m(1,2,3,4,5,7,8,9,11,12,14)在學習卡諾圖化簡后，可利用卡諾圖相鄰項的性質反向構造邏輯函數(shù)反函數(shù)的卡諾圖。1.5.4

卡諾圖化簡1．卡諾圖化簡的依據(jù)在卡諾圖中，如果有2n個值為1的相鄰方格可以組成一個矩形，則這些最小項可以合并，合并的結果是消去n個取值不同的變量，保留相同的變量。（1）任何兩個（21個）標1的相鄰最小項，可以合并為一項，并消去一個變量（消去互為反變量的因子，保留相同因子）。相鄰情況可以參看下圖。圖中m0和m1為相鄰項，只有因子D取值不同，D項被消掉，剩余共同因子ABC=000，因此兩項化簡后得到結果為

。ABCm0和m8也為相鄰項，只有因子A取值不同，A項被消掉，剩余共同因子

BCD=000，因此兩項化簡后得到結果為BCD

。（2）任何4個（22個）標1的相鄰最小項，可以合并為一項，并消去2個變量。共有以下幾種情況，在1列或1行上的相鄰的四個相鄰項；靠在一起組成正方形的4個相鄰項，在圖中對稱的兩個二相鄰項，卡諾圖上四個角上的相鄰項。如圖1-16表示四變量卡諾圖中四相鄰項的情況。在下圖（a）中，第1橫行的4個相鄰項CD組合取值不同，CD被消掉，AB=00，該項得到最簡表達式AB

。第1列的4個相鄰項AB組合取值不同，AB被消掉，CD=00，該項得到最簡表達式CD

。第1行和第2行中間四相鄰項BC組合取值不同，BC被消掉，AD=01，該項得到最簡表達式AD

。第1行和第4行中間四相鄰項AC組合取值不同，AC被消掉，BD=01，該項得到最簡表達式BD

。函數(shù)F等于4項之和，即：F

=

AB

+

CD

+

AD

+

BD下圖（b）四相鄰項在四個角上，AC取值不同，BD=00，所以化簡得到BD（a）四相鄰項情況1

（b）四相鄰項情況2圖

四相鄰項的情況（3）任何8個（23個）標1的相鄰最小項，可以合并為一項，并消去3個變量。8相鄰項的情況如下圖所示。（a）八相鄰項情況1

（b）八相鄰項情況2圖

八相鄰項的情況上面兩行圈在一起的八項只有A相同，A=0，化簡得A左邊兩列圈在一起的八項只有C相同，C=0，化簡得C橫向圈在一起的八項只有B相同，B=0，化簡得B（b）豎向圈在一起的八項只有D相同，D=0，化簡得D2．卡諾圖化簡（1）用卡諾圖化簡邏輯函數(shù)的步驟①根據(jù)最小項表達式、邏輯函數(shù)、真值表填寫卡諾圖（1或0）。②按最小項合并規(guī)則合并最小項。圈最大原則：先找最大的2n個相鄰方格，依次遞減，最后圈沒有相鄰方格的獨立小方格，一個小方格可以重復使用。圈最少原則：用最少的圈覆蓋所有為1的小方格。③將相鄰項合并后的表達式相加。（2）已知最小項表達式的卡諾圖化簡已知最小項表達式為：F(A,B,C,D)=m(0,2,3,7,8,10,11,13,15)①填寫卡諾圖，并畫出相鄰項，如下圖所示圖根據(jù)最小項表達式填充的卡諾圖②求各相鄰項合并后的表達四個角的相鄰項消掉2個變量，表達式為BD第3列4相鄰項消掉2個變量，表達式為CD。第3行2相鄰項消掉1個變量，表達式為ABD。③將相鄰項合并后的表達式相加F

=

CD

+

BD

+

ABD（3）已知邏輯函數(shù)的卡諾圖化簡①找出邏輯函數(shù)每項對應的最小項，填入卡諾圖基本思想：邏輯函數(shù)每一項少了幾個變量，就把他對應的相鄰項填到卡諾圖中去。比如四個變量A、B、C、D，邏輯函數(shù)某項為AD，少了BC兩個變量，如果化簡，是對應4個相鄰項的，AD=11，則對應的4相鄰項

ABCD=1001，1011，1101,1111，把對應項在卡諾圖中填1即可。函數(shù)如下：F(A,B,C,D)=ABCD

+ABCD

+AB

+AD根據(jù)基本思想填充卡諾圖，并畫出相鄰項，如下圖（a）所示。圖（a）已知邏輯函數(shù)填充的卡諾圖②求各相鄰項合并后的表達式圖中第2行只有1項，無相鄰項，得ABCD圖中第1列和第4列4相鄰項化簡得AD圖中最后一行4相鄰項化簡得AB圖中左邊兩列對應的4相鄰項化簡得ACF

=

AB

+

AC

+

AD

+

ABCD③將相鄰項合并后的表達式相加4）根據(jù)真值表進行卡諾圖化簡這是進行電路設計的基本方法。①根據(jù)真值表的輸出值填充卡諾圖，真值表如下表所示ABCY最小項0000m00011m10101m20111m31000m41011m51100m61110m7填充卡諾圖如下圖，并畫出相鄰項。②求各相鄰項合并后的表達式圖中列對應的相鄰項化簡得BC圖中行對應的相鄰項化簡得AB③將相鄰項合并后的表達式相加F

=BC

+AB3．帶無關項的邏輯函數(shù)化簡無關項是指函數(shù)可以隨意取值（可以為0，也可以為1）或不會出現(xiàn)的變量取

值所對應的最小項，也叫做約束項或無關項。無關項用∑d

(10,11,12,13,14,15)形式來表示，式中表示輸入變量取值10～15對應的最小項為無關項。在卡諾圖中