第四章微型計(jì)算機(jī)和外設(shè)間的數(shù)據(jù)傳輸

第四章微型計(jì)算機(jī)和外設(shè)間的數(shù)據(jù)傳輸?shù)谝豁摚彩隧?，編輯?023年，星期五CPU和輸入/輸出設(shè)備之間的信號數(shù)據(jù)信息（數(shù)字量、模擬量、開關(guān)量）狀態(tài)信息控制信息第二頁，共十八頁，編輯于2023年，星期五接口部件的I/O端口數(shù)據(jù)端口狀態(tài)端口控制端口第三頁，共十八頁，編輯于2023年，星期五地址總線數(shù)據(jù)輸入寄存器數(shù)據(jù)輸出寄存器控制寄存器狀態(tài)寄存器外部輸入或輸出地址總線地址總線數(shù)據(jù)線控制線狀態(tài)線第四頁，共十八頁，編輯于2023年，星期五CPU和外設(shè)之間的數(shù)據(jù)傳送方式程序方式中斷方式DMA方式第五頁，共十八頁，編輯于2023年，星期五無條件傳送條件傳送第六頁，共十八頁，編輯于2023年，星期五端口譯碼器輸入鎖存器輸出鎖存器往輸出設(shè)備來自輸入設(shè)備

圖4.2無條件傳送方式的工作原理

第七頁，共十八頁，編輯于2023年，星期五條件傳送方式下，CPU進(jìn)行數(shù)據(jù)傳送的過程由3個環(huán)節(jié)組成：CPU從接口中讀取狀態(tài)字CPU檢測狀態(tài)字的對應(yīng)位是否滿足“就緒”條件，如果不滿足，則回到前一步讀取狀態(tài)字如狀態(tài)字表明外設(shè)已處于“就緒”狀態(tài)，則傳送數(shù)據(jù)第八頁，共十八頁，編輯于2023年，星期五輸入設(shè)備RDQ鎖存器地址譯碼三態(tài)緩沖器數(shù)據(jù)緩沖器地址總線READY圖4.3查詢式輸入的接口電路

第九頁，共十八頁，編輯于2023年，星期五輸出設(shè)備R

QD數(shù)據(jù)鎖存器端口譯碼狀態(tài)寄存器選通信號BUSYACK圖4.4查詢式輸出的接口電路

第十頁，共十八頁，編輯于2023年，星期五初始化測試數(shù)據(jù)是否準(zhǔn)備好對數(shù)據(jù)進(jìn)行處理輸入1個字節(jié)或字到CPU傳送到內(nèi)存緩沖區(qū)操作完成處理緩沖區(qū)中數(shù)據(jù)否是否是后續(xù)處理圖4.5查詢式輸入過程的流程圖

第十一頁，共十八頁，編輯于2023年，星期五中斷傳送的工作原理中斷源類型中斷優(yōu)先級

第十二頁，共十八頁，編輯于2023年，星期五輸入設(shè)備中斷請求DQ輸入鎖存器??端口譯碼中斷屏蔽Q觸發(fā)器地址總線數(shù)據(jù)總線三態(tài)緩沖器?選通圖4.6中斷方式輸入的接口電路

第十三頁，共十八頁，編輯于2023年，星期五中斷源類型外部中斷:

不可屏蔽中斷NMI可屏蔽中斷INTR

內(nèi)部中斷

第十四頁，共十八頁，編輯于2023年，星期五DMA方式DMA控制器的功能DMA控制器結(jié)構(gòu)及工作原理DMA控制器的特點(diǎn)

第十五頁，共十八頁，編輯于2023年，星期五DMA控制器的功能：當(dāng)外設(shè)準(zhǔn)備就緒，希望進(jìn)行DMA操作時，會向DMA控制器發(fā)出DMA請求信號，DMA控制器接到此信號后，向CPU發(fā)總線請求信號。CPU接到總線請求信號后，如果允許，則會發(fā)出DMA響應(yīng)信號，從而CPU放棄對總線的控制，這時DMA控制器應(yīng)能實(shí)現(xiàn)對總線的控制。DMA控制器得到總線控制權(quán)后，要往地址總線發(fā)送地址信號，修改所用的存儲器或接口的地址指針。為此，DMA控制器內(nèi)部有地址寄存器。一開始，由軟件往此寄存器中設(shè)置DMA的首地址。在DMA操作過程中，每傳送一個字節(jié)，就會自動對地址寄存器的內(nèi)容進(jìn)行修改，以指向下一個要傳送的字節(jié)。在DMA傳送期間，DMA控制器應(yīng)能發(fā)出讀/寫信號。DMA內(nèi)部有一個字節(jié)計(jì)數(shù)器，用來存放所傳送的字節(jié)數(shù)。在DMA過程中，每傳送一個字節(jié)，字節(jié)計(jì)數(shù)器的值便自動減1，當(dāng)字節(jié)計(jì)數(shù)器的值為0時，DMA過程結(jié)束DMA過程結(jié)束時，DMA控制器應(yīng)向CPU發(fā)出結(jié)束信號，將總線控制權(quán)交還給CPU。第十六頁，共十八頁，編輯于2023年，星期五狀態(tài)寄存器數(shù)據(jù)輸入寄存器數(shù)據(jù)輸出寄存器控制寄存器地址總線數(shù)據(jù)總線控制總線中斷請求至I/O設(shè)備地址寄存器控制寄存器狀態(tài)寄存器字節(jié)計(jì)數(shù)器地址總線數(shù)據(jù)總線控制總線DMA方向0=輸出1=輸入DMA使能塊傳輸是否完成指出DMA是否繼續(xù)數(shù)據(jù)傳輸方向0=輸出1=輸入輸入/輸出使能設(shè)備是否忙DMA請求DMA回答中斷請求總線請求總線允許圖4.7DMA控制器的內(nèi)部最小配置和接口要求

第十七頁，共十八頁，編輯于2023年，星期五DMA控制器的特點(diǎn)：DMA控制器是一個特殊的接口：DMA控制器是一個接口電路，具有I/O端口地址，CPU可以通過端口地址對DMA控制器進(jìn)行讀/寫操作；另外，DMA控制器在獲得總線控制權(quán)后，可以控制系統(tǒng)總線，操縱外設(shè)與存儲器之間的數(shù)據(jù)