存儲(chǔ)器及其與接口

存儲(chǔ)器及其與接口第一頁，共七十九頁，編輯于2023年，星期日第5章存儲(chǔ)器及其與CPU的接口5.1半導(dǎo)體存儲(chǔ)器的分類5.2隨機(jī)讀/寫存儲(chǔ)器5.3只讀存儲(chǔ)器ROM5.4存儲(chǔ)器與CPU的基本技術(shù)5.5存儲(chǔ)器的管理5.6高速緩沖存儲(chǔ)器5.7外部存儲(chǔ)器簡介第二頁，共七十九頁，編輯于2023年，星期日5.1半導(dǎo)體存儲(chǔ)器的分類一、主要功能:存放系統(tǒng)工作時(shí)的信息(程序和數(shù)據(jù))二、組成:由具有記憶功能的兩態(tài)物理器件組成(電容、雙穩(wěn)態(tài)電路等)三、兩種基本操作:讀和寫四、分類：1、按在微機(jī)系統(tǒng)中的位置分類：內(nèi)存：存放當(dāng)前運(yùn)行所需要的程序和數(shù)據(jù)外存：存放當(dāng)前暫不運(yùn)行的程序和數(shù)據(jù)以及需要永久保存的數(shù)據(jù)又(主存儲(chǔ)器)(內(nèi)部存儲(chǔ)器)相對(duì)于外存，容量小，速度快，價(jià)格高在主板上(輔助存儲(chǔ)器)(外部存儲(chǔ)器)在外部，通過I/O接口(適配器)與CPU相連，成批與CPU交換數(shù)據(jù)相對(duì)于內(nèi)存，容量大，速度低，價(jià)格低第三頁，共七十九頁，編輯于2023年，星期日2、按存儲(chǔ)介質(zhì)分磁存儲(chǔ)器：磁芯、磁盤、磁帶半導(dǎo)體存儲(chǔ)器：光存儲(chǔ)器：光盤1)按半導(dǎo)體存儲(chǔ)器制造工藝2)按半導(dǎo)體存儲(chǔ)器工作方式和應(yīng)用角度(1)雙極型TTL(2)MOS型存儲(chǔ)器(1)RAM(RandomAcessMemory)(2)ROM(ReadOnlyMemory)第四頁，共七十九頁，編輯于2023年，星期日5.1.1半導(dǎo)體存儲(chǔ)器

半導(dǎo)體存儲(chǔ)器從使用功能上來分，可分為：讀寫存儲(chǔ)器RAM（RandomAccessMemory）又稱為隨機(jī)存取存儲(chǔ)器；只讀存儲(chǔ)器ROM（ReadOnlyMemory）兩類。RAM主要用來存放各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)，中間計(jì)算結(jié)果，與外存交換的信息和作堆棧用。它的存儲(chǔ)單元的內(nèi)容按需要既可以讀出，也可以寫入或改寫。而ROM的信息在使用時(shí)是不能改變的，也即只能讀出，不能寫入故一般用來存放固定的程序，如微型機(jī)的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。第五頁，共七十九頁，編輯于2023年，星期日選擇存儲(chǔ)器件的考慮因素（1）易失性（2）只讀性（3）位容量（4）功耗（5）速度（6）價(jià)格（7）可靠性第六頁，共七十九頁，編輯于2023年，星期日一、RAM又可以分為雙極型（Bipolar）和MOSRAM兩大類。正常工作，可讀可寫，一般情況掉電丟失。（一）雙極型RAM的特點(diǎn) （1）存取速度高。 （2）以晶體管的觸發(fā)器（F-F——Flip-Flop）作為基本存儲(chǔ)電路，故管子較多。 （3）集成度較低（與MOS相比）。 （4）功耗大。 （5）成本高。 所以，雙極型RAM主要用在速度要求較高的微型機(jī)中或作為cache。第七頁，共七十九頁，編輯于2023年，星期日（二）MOSRAM用MOS器件構(gòu)成的RAM，又可分為靜態(tài)（Static）RAM（有時(shí)用SRAM表示）和動(dòng)態(tài)（Dynamic）RAM（有時(shí)用DRAM表示）兩種。1、靜態(tài)RAM的特點(diǎn)①6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路。②集成度高于雙極型，但低于動(dòng)態(tài)RAM。③不需要刷新，故可省去刷新電路。④功耗比雙極型的低，但比動(dòng)態(tài)RAM高。⑤易于用電池作為后備電源(RAM的一個(gè)重大問題是當(dāng)電源去掉后，RAM中的信息就會(huì)丟失。為了解決這個(gè)問題，就要求當(dāng)交流電源掉電時(shí)，能自動(dòng)地轉(zhuǎn)換到一個(gè)用電池供電的低壓后備電源，以保持RAM中的信息)。⑥存取速度較動(dòng)態(tài)RAM快。第八頁，共七十九頁，編輯于2023年，星期日CELL行選擇線X第九頁，共七十九頁，編輯于2023年，星期日2、動(dòng)態(tài)RAM的特點(diǎn)DRAM(DynsmicRAM)①基本存儲(chǔ)電路用單管線路組成（靠電容存儲(chǔ)電荷）。②集成度高。③比靜態(tài)RAM的功耗更低。⑤價(jià)格比靜態(tài)便宜。⑥因動(dòng)態(tài)存儲(chǔ)器靠電容來存儲(chǔ)信息，由于總是存在著泄漏電流，故需要定時(shí)刷新。典型的是要求每隔1ms刷新一遍。單管動(dòng)態(tài)存儲(chǔ)電路第十頁，共七十九頁，編輯于2023年，星期日3、NVRAM(NonVolatileRAM)非易失性RAM掉電時(shí)，將SRAM信息寫入E2PROM4、PSRAM(PseudoStaticRAM)偽靜態(tài)RAM片內(nèi)集成了動(dòng)態(tài)刷新電路5、MPRAM(MultiportRAM)多端口RAM(1)雙口RAM(2)VRAM（VideoRAM）視頻動(dòng)態(tài)讀寫存儲(chǔ)器(3)雙向FIFO，高速圖形圖像處理(4)MPRAM：三口、四口等6、FPRAM(FerroelecticRAM)鐵介質(zhì)讀寫存儲(chǔ)器第十一頁，共七十九頁，編輯于2023年，星期日二、ROM（ReadOnlyMemory）正常工作時(shí)，只讀不可寫，掉電不丟失1．掩模ROM早期的ROM由半導(dǎo)體廠按照某種固定線路制造的，制造好以后就只能讀不能改變。

第十二頁，共七十九頁，編輯于2023年，星期日第十三頁，共七十九頁，編輯于2023年，星期日2．可編程序的只讀存儲(chǔ)器PROM(ProgrammableROM)為了便于用戶根據(jù)自己的需要來寫ROM，就發(fā)展了一種PROM，可由用戶對(duì)它進(jìn)行編程，但這種ROM用戶只能寫一次。第十四頁，共七十九頁，編輯于2023年，星期日3．可擦去的可編程只讀存儲(chǔ)器EPROM（ErasablePROM）高壓寫入，紫外線擦除4．OTPROM（OnetimeProgrammableROM）只不過在EPROM基礎(chǔ)上，但沒有窗口。第十五頁，共七十九頁，編輯于2023年，星期日2716引腳第十六頁，共七十九頁，編輯于2023年，星期日5、電可擦除可編程ROM

(ElectronicErasibleProgrammableROM,EEPROM)EEPROM內(nèi)資料的寫入要用專用的編程器，并且往芯片中寫內(nèi)容時(shí)必須要加一定的編程電壓(12—24V，隨不同的芯片型號(hào)而定)。EEPROM在寫入數(shù)據(jù)時(shí)，仍要利用一定的編程電壓，此時(shí)，只需用廠商提供的專用刷新程序就可以輕而易舉地改寫內(nèi)容，所以，它屬于雙電壓芯片。借助于EPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級(jí)時(shí)，把跳線開關(guān)打至“ON”的位置，即給芯片加上相應(yīng)的編程電壓，就可以方便地升級(jí)；平時(shí)使用時(shí)，則把跳線開關(guān)打至“OFF”的位置，防止病毒對(duì)BIOS芯片的非法修改。第十七頁，共七十九頁，編輯于2023年，星期日1．Intel2817的基本特點(diǎn)Intel2817的工作方式第十八頁，共七十九頁，編輯于2023年，星期日6、FlashMemory（閃存）：快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，它以性能好、功耗低、體積小、重量輕等特點(diǎn)活躍于便攜機(jī)存儲(chǔ)器市場(chǎng)?？觳列痛鎯?chǔ)器具有EEPROM的特點(diǎn)，可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時(shí)間與DRAM相似，而寫時(shí)間與磁盤驅(qū)動(dòng)器相當(dāng)?？觳列痛鎯?chǔ)器有5V或12V兩種供電方式。對(duì)于便攜機(jī)來講，用5V電源更為合適?？觳列痛鎯?chǔ)器操作簡便，編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制。快擦型存儲(chǔ)器可替代EEPROM，在某些應(yīng)用場(chǎng)合還可取代SRAM，尤其是對(duì)于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池?？觳列痛鎯?chǔ)器的非易失性和快速讀取的特點(diǎn)，能滿足固態(tài)盤驅(qū)動(dòng)器的要求，同時(shí)，可替代便攜機(jī)中的ROM，以便隨時(shí)寫入最新版本的操作系統(tǒng)。快擦型存儲(chǔ)器還可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。第十九頁，共七十九頁，編輯于2023年，星期日半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）PSRAMMPRAMFPRAM掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）OTPROM電擦除可編程ROM（EEPROM）FLASHROM第二十頁，共七十九頁，編輯于2023年，星期日5.1.2半導(dǎo)體存儲(chǔ)器的特點(diǎn)1、存儲(chǔ)容量2、速度:分存取時(shí)間TA和存取周期TAC3、功耗:分維持功耗和操作功耗4、可靠性:平均無故障時(shí)間MTBF5、性價(jià)比第二十一頁，共七十九頁，編輯于2023年，星期日(1)用字?jǐn)?shù)位數(shù)表示，以位為單位。常用來表示存儲(chǔ)芯片的容量，如1K4位，表示該芯片有1K個(gè)單元(1K=1024)，每個(gè)存儲(chǔ)單元的長度為4位。(2)用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128B，表示該芯片有128個(gè)單元，每個(gè)存儲(chǔ)單元的長度為8位?，F(xiàn)代計(jì)算機(jī)存儲(chǔ)容量很大，常用KB、MB、GB和TB為單位表示存儲(chǔ)容量的大小。其中，1KB＝210B＝1024B；1MB＝220B＝1024KB；1GB＝230B＝l024MB；1TB＝240B＝1024GB。顯然，存儲(chǔ)容量越大，所能存儲(chǔ)的信息越多，計(jì)算機(jī)系統(tǒng)的功能便越強(qiáng)。1．存儲(chǔ)容量返回上一張第二十二頁，共七十九頁，編輯于2023年，星期日

2．存取時(shí)間存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。例如，讀出時(shí)間是指從CPU向存儲(chǔ)器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出為止所用的時(shí)間。顯然，存取時(shí)間越小，存取速度越快。3．存儲(chǔ)周期

連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作(如連續(xù)兩次讀操作)所需要的最短間隔時(shí)間稱為存儲(chǔ)周期。它是衡量主存儲(chǔ)器工作速度的重要指標(biāo)。一般情況下，存儲(chǔ)周期略大于存取時(shí)間。4．功耗

功耗反映了存儲(chǔ)器耗電的多少，同時(shí)也反映了其發(fā)熱的程度。

返回上一張第二十三頁，共七十九頁，編輯于2023年，星期日5．可靠性

可靠性一般指存儲(chǔ)器對(duì)外界電磁場(chǎng)及溫度等變化的抗干擾能力。存儲(chǔ)器的可靠性用平均故障間隔時(shí)間MTBF(MeanTimeBetweenFailures)來衡量。MTBF可以理解為兩次故障之間的平均時(shí)間間隔。MTBF越長，可靠性越高，存儲(chǔ)器正常工作能力越強(qiáng)。6．集成度集成度指在一塊存儲(chǔ)芯片內(nèi)能集成多少個(gè)基本存儲(chǔ)電路，每個(gè)基本存儲(chǔ)電路存放一位二進(jìn)制信息，所以集成度常用位/片來表示。返回上一張第二十四頁，共七十九頁，編輯于2023年，星期日7．性能/價(jià)格比

性能/價(jià)格比(簡稱性價(jià)比)是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合指標(biāo)，它關(guān)系到存儲(chǔ)器的實(shí)用價(jià)值。其中性能包括前述的各項(xiàng)指標(biāo)，而價(jià)格是指存儲(chǔ)單元本身和外圍電路的總價(jià)格。第二十五頁，共七十九頁，編輯于2023年，星期日CELL行選擇線X5.2RAM5.2.1SRAM一、SRAM的內(nèi)部結(jié)構(gòu)第二十六頁，共七十九頁，編輯于2023年，星期日CELLCELLCELL…CELLCELLCELL…≥≥……………行地址譯碼CELLCELLCELL…X0X1X15Y0Y1Y15行地址譯碼A3A2A1A0A7A6A5A4D0D1D7……………第二十七頁，共七十九頁，編輯于2023年，星期日二、SRAM的結(jié)構(gòu)及組成1、單譯碼結(jié)構(gòu)2、雙譯碼結(jié)構(gòu)3、作用4、優(yōu)點(diǎn)：不用刷新，速度快缺點(diǎn)：功耗大，集成度低第二十八頁，共七十九頁，編輯于2023年，星期日三、SRAM芯片實(shí)例常用典型的SRAM芯片有6116、6264、62256等61166264第二十九頁，共七十九頁，編輯于2023年，星期日半導(dǎo)體存儲(chǔ)器存儲(chǔ)矩陣地址總線I/O緩沖器數(shù)據(jù)總線讀寫控制/動(dòng)態(tài)刷新電路RAS#DRAM芯片的結(jié)構(gòu)地址鎖存器CAS#WE#5.2.2動(dòng)態(tài)讀寫存儲(chǔ)器DRAM第三十頁，共七十九頁，編輯于2023年，星期日半導(dǎo)體存儲(chǔ)器DRAM的特點(diǎn)所用管子少，芯片位密度高功耗小需要刷新存取速度慢DRAM主要用來做內(nèi)存DRAM的種類FPMDRAM 存取時(shí)間80~100nsEDODRAM 存取時(shí)間50~70ns SDRAM 存取時(shí)間6~10ns第三十一頁，共七十九頁，編輯于2023年，星期日SIMM——SingleInlineMemoryModule單列直插式內(nèi)存模塊72線：32位數(shù)據(jù)、12位行列公用地址、RAS#、CAS#等在Pentium微型機(jī)中必須成對(duì)使用FPM/EDO半導(dǎo)體存儲(chǔ)器DRAM內(nèi)存條的種類DIMM——DualInlineMemoryModule雙列直插式內(nèi)存模塊168線：64位數(shù)據(jù)、14位行列公用地址、RAS#、CAS#等可單數(shù)使用FPM/EDO/SDRAMDRAM內(nèi)存條的種類第三十二頁，共七十九頁，編輯于2023年，星期日5.4CPU與存儲(chǔ)器的連接5.4.1CPU與存儲(chǔ)器的連接時(shí)應(yīng)注意的問題5.4.2存儲(chǔ)器片選信號(hào)的產(chǎn)生方式和譯碼電路5.4.3CPU（8088系列）與存儲(chǔ)器的連接返回本章首頁第三十三頁，共七十九頁，編輯于2023年，星期日譯碼器存儲(chǔ)器CPU及其配置芯片DBABABCB第三十四頁，共七十九頁，編輯于2023年，星期日5.4.1CPU與存儲(chǔ)器的連接時(shí)應(yīng)注意的問題1．CPU總線的帶負(fù)載能力8086和8088本身可帶5個(gè)14LS或74HC(CMOS)系統(tǒng)較大時(shí)用AB、CB采用單向緩沖DB采用雙向緩沖2．CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合CPU發(fā)出命令后，存儲(chǔ)器必須在規(guī)定的時(shí)間內(nèi)譯碼完成讀寫操作。3、存儲(chǔ)器的組織、地址分配與片選問題返回本節(jié)第三十五頁，共七十九頁，編輯于2023年，星期日5.4.2存儲(chǔ)器片選信號(hào)的產(chǎn)生方式和譯碼電路

1．片選信號(hào)的產(chǎn)生方式（1）線選方式（線選法）（2）局部譯碼選擇方式（部分地址譯碼法）（3）全局譯碼選擇方式（全地址譯碼法）第三十六頁，共七十九頁，編輯于2023年，星期日AD0~AD15CLKRESETREADYCLKRESETREADY8284RESETREADYX1X2GNDVCCA16/S3~A19/S6ALEBHE8282*3STBDI0~DI7TOEDENDT/RM/IOWRINTARDHOLDINTRHLDA8286*2ABDBNMI第三十七頁，共七十九頁，編輯于2023年，星期日一、存儲(chǔ)器基本模型譯碼器存儲(chǔ)器DBABA0~AnD0~D7A0~AnD0~D7An+1~AxABCPU及其配置芯片CB在微型系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括(1)地址線的連接；(2)數(shù)據(jù)線的連接；(3)控制線的連接。第三十八頁，共七十九頁，編輯于2023年，星期日地址線的位數(shù)：地址線的位數(shù)決定了存儲(chǔ)器芯片內(nèi)可尋址的單元數(shù)目，如Intel6264(8K×8)有13條地址線，則可尋址的單元數(shù)為8K個(gè).數(shù)據(jù)線的根數(shù)：決定一次輸入輸出的數(shù)據(jù)的寬度，如Intel6264(8K×8)有8條數(shù)據(jù)線，則每次可操作數(shù)據(jù)為8位綜上，6264總的容量為8KB=8K×8bit=64Kbit控制線：RAM芯片的控制引腳信號(hào)一般有：芯片選擇信號(hào)、讀/寫控制信號(hào)，對(duì)動(dòng)態(tài)RAM（DRAM）還有行、列地址選通信號(hào)。譯碼器存儲(chǔ)器DBABA0~AnD0~D7A0~AnD0~D7An+1~AxABCPU及其配置芯片CB第三十九頁，共七十九頁，編輯于2023年，星期日二、存儲(chǔ)器片選端處理1、地址線的運(yùn)用譯碼器存儲(chǔ)器DBABA0~AnD0~D7A0~AnD0~D7An+1~AxABCPU及其配置芯片（1）線選法（2）局部譯碼選擇方式（部分地址譯碼法）（3）全局譯碼選擇方式（全地址譯碼法）2、譯碼器的選擇（1）組合邏輯電路（2）集成電路譯碼（3）FPGA等（4）開關(guān)式可選擇譯碼電路第四十頁，共七十九頁，編輯于2023年，星期日1、地址線的運(yùn)用（1）線選方式（線選法）（2）局部譯碼選擇方式（部分地址譯碼法）（3）全局譯碼選擇方式（全地址譯碼法）2、譯碼器的選擇（1）組合邏輯電路（2）集成電路譯碼（3）FPGA（4）開關(guān)式可選擇譯碼電路第四十一頁，共七十九頁，編輯于2023年，星期日D0~D78086及其配置芯片DBABD0~D7D0~D7A13A0~A126264A0~A12O≥1、線選法地址范圍為00000H~01FFFH×××××A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….00000000000000×××××01111111111111或0FC000H~0FDFFFH………..××第四十二頁，共七十九頁，編輯于2023年，星期日“1”“1”“1”“0”01234567YYYYYYYY74LS138D0~D78086及其配置芯片DBABD0~D7D0~D7A15A0~A126264A0~A13A14A13A17A162、部分地址譯碼法××0001A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….00000000000000××000101111111111111地址范圍為02000H~03FFFH也可為0C2000H~0C3FFFH………….第四十三頁，共七十九頁，編輯于2023年，星期日“1”“1”“1”“0”01234567YYYYYYYY74LS138D0~D78086及其配置芯片DBABD0~D7D0~D7A15A0~A126264A0~A12A14A13A16A17A18A19OO≥3、全地址譯碼法地址范圍為02000H~03FFFH000000A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….1000000000000000000011111111111111第四十四頁，共七十九頁，編輯于2023年，星期日三、存儲(chǔ)器容量的擴(kuò)展1、位擴(kuò)展(加大字長)

[例]用8個(gè)16K×1bit芯片組成16K×8bit的存儲(chǔ)器?！瑼0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D7第四十五頁，共七十九頁，編輯于2023年，星期日CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3譯碼器A14A15123D0~D3D0~D3D0~D3D0~D32、字?jǐn)U展擴(kuò)充字節(jié)容量第四十六頁，共七十九頁，編輯于2023年，星期日5.4.3CPU（8088系列）與存儲(chǔ)器的連接

例5-2(P279頁)設(shè)計(jì)一個(gè)基于8088CPU的微機(jī)系統(tǒng)，其存儲(chǔ)系統(tǒng)ROM和RAM容量分別為256K,分別選用27256和62256。1、ROM器件及空間選取2、RAM器件及空間選取3、地址譯碼方案及各器件地址分配4、依照方案繪制電路圖第四十七頁，共七十九頁，編輯于2023年，星期日例5-2(P361頁)設(shè)計(jì)一個(gè)基于8088CPU的微機(jī)系統(tǒng)，其存儲(chǔ)系統(tǒng)ROM和RAM容量分別為256KB,分別選用27256和62256。1、ROM器件及空間選取CPU上電復(fù)位總是從固定地址執(zhí)行，并且不能變。1)8088的CS：IP復(fù)位后為FFFFH：0000H即FFFF0H，故放于高位。轉(zhuǎn)向系統(tǒng)程序或監(jiān)控程序。不同CPU不同,用ROM。2)27256為32K×8bit，故需要32KB×8個(gè)=256KB。地址空間為C0000H~FFFFFH110000A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….0000000000000011111111111111111111第四十八頁，共七十九頁，編輯于2023年，星期日例5-2(P361頁)設(shè)計(jì)一個(gè)基于8088CPU的微機(jī)系統(tǒng)，其存儲(chǔ)系統(tǒng)ROM和RAM容量分別為256KB,分別選用27256和62256。2、RAM器件及空間選取CPU上電復(fù)位總是從固定地址執(zhí)行，并且不能變。1)CPU對(duì)RAM的要求。由于8088的中斷向量表在低地址即00000H~003FFH。2)62256為32K×8bit，故需要32KB×8個(gè)=256KB。地址空間為00000H~3FFFFH000000A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….0000000000000000111111111111111111第四十九頁，共七十九頁，編輯于2023年，星期日例5-2(P361頁)設(shè)計(jì)一個(gè)基于8088CPU的微機(jī)系統(tǒng)，其存儲(chǔ)系統(tǒng)ROM和RAM容量分別為256KB,分別選用27256和62256。3、地址譯碼方案及各器件地址分配由于用8個(gè)27256和8個(gè)62256，可以用一個(gè)74LS154，但低位和高位的固定，故不可選取。地址空間為00000H~3FFFFH和C0000H~FFFFFH可以用權(quán)地址譯碼區(qū)分，用一個(gè)74LS139即可。(分成4個(gè)頁)而內(nèi)部的8個(gè)芯片可分別采用138進(jìn)行字?jǐn)U展。(8個(gè)子頁)頁號(hào)139輸入連A19A18139輸出地址范圍00000000H~3FFFFH10140000H~7FFFFH21080000H~C0FFFH311C0000H~FFFFFH第五十頁，共七十九頁，編輯于2023年，星期日子頁號(hào)138輸入連A17A16A15138輸出ROM地址范圍0000C0000H~C7FFFH1001C8000H~CFFFFH2010D0000H~D7FFFH3011D8000H~DFFFFH4100E0000H~E7FFFH5101E8000H~EFFFFH6110F0000H~F7FFFH7111F8000H~FFFFFH子頁號(hào)138輸入連A17A16A15138輸出RAM地址范圍000000000H~07FFFH100108000H~0FFFFH201010000H~17FFFH301118000H~1FFFFH410020000H~27FFFH510128000H~2FFFFH611030000H~37FFFH711138000H~3FFFFH？？？？？0A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….00000000000000？？？？？111111111111111第五十一頁，共七十九頁，編輯于2023年，星期日CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A14~A0CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEOED0~D7A14~A0“1”“1”“1”“0”01234567YYYYYYYY0123YYYY“1”“1”“1”“0”01234567YYYYYYYY+5VD0~D7A14~A0A19A18A17A16A15第五十二頁，共七十九頁，編輯于2023年，星期日第五十三頁，共七十九頁，編輯于2023年，星期日*補(bǔ)充：8086的16位存儲(chǔ)器接口數(shù)據(jù)總線為16位，但存儲(chǔ)器按字節(jié)進(jìn)行編址用兩個(gè)8位的存儲(chǔ)體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號(hào)體選信號(hào)和讀寫控制如何產(chǎn)生？如何連接？第五十四頁，共七十九頁，編輯于2023年，星期日*8086的16位存儲(chǔ)器接口讀寫數(shù)據(jù)有以下幾種情況：讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)讀寫從奇地址開始的8位的數(shù)據(jù)8086讀寫16位數(shù)據(jù)的特點(diǎn)：讀16位數(shù)據(jù)時(shí)會(huì)讀兩次，每次8位。讀高字節(jié)時(shí)BHE=0，A0=1；讀低字節(jié)時(shí)BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時(shí)一次寫入。BHE和A0同時(shí)為0同時(shí)使用全部數(shù)據(jù)線D15～D0第五十五頁，共七十九頁，編輯于2023年，星期日*8086的16位存儲(chǔ)器接口兩種譯碼方法獨(dú)立的存儲(chǔ)體譯碼器每個(gè)存儲(chǔ)體用一個(gè)譯碼器；缺點(diǎn)：電路復(fù)雜，使用器件多。獨(dú)立的存儲(chǔ)體寫選通譯碼器共用，但為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的寫控制信號(hào)但無需為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的讀信號(hào)，因?yàn)?086每次僅讀1字節(jié)。對(duì)于字，8086會(huì)連續(xù)讀2次。電路簡單，節(jié)省器件。第五十六頁，共七十九頁，編輯于2023年，星期日1）獨(dú)立的存儲(chǔ)體譯碼器D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號(hào)線的連接方法MEMW#信號(hào)同時(shí)有效，但只有一個(gè)存儲(chǔ)體被選中讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？第五十七頁，共七十九頁，編輯于2023年，星期日2）獨(dú)立的存儲(chǔ)體寫選通D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個(gè)存儲(chǔ)體用不同的讀控制信號(hào)讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？第五十八頁，共七十九頁，編輯于2023年，星期日5.5IBM-PC/XT中的存儲(chǔ)器，擴(kuò)展存儲(chǔ)器及其管理

5.5.1存儲(chǔ)空間的分配5.5.2ROM子系統(tǒng)5.5.3RAM子系統(tǒng)4.5.4尋址范圍5.5.4尋址范圍5.5.5存儲(chǔ)器的管理5.5.6高速緩存器Cache返回本章首頁第五十九頁，共七十九頁，編輯于2023年，星期日5.5.1存儲(chǔ)空間的分配圖4-22IBMPC/XT存儲(chǔ)空間的分配返回本節(jié)第六十頁，共七十九頁，編輯于2023年，星期日5.5.2ROM子系統(tǒng)其功能為：DOS引導(dǎo)程序；硬件中斷管理程序；系統(tǒng)配置分析程序；系統(tǒng)冷啟動(dòng)，熱啟動(dòng)和自測(cè)試；字符圖形發(fā)生器；第六十一頁，共七十九頁，編輯于2023年，星期日5.5.4尋址范圍表4-6不同CPU的尋址范圍返回本節(jié)第六十二頁，共七十九頁，編輯于2023年，星期日5.5.5存儲(chǔ)器的管理1．實(shí)地址方式實(shí)地址方式是80286~80486最基本的工作方式，尋址范圍只能在1MB范圍內(nèi)，故不能管理和使用擴(kuò)展存儲(chǔ)器。它在復(fù)位時(shí)，啟動(dòng)地址為FFFF0H，在此安裝一個(gè)跳轉(zhuǎn)指令，進(jìn)入上電自檢和自舉程序。

第六十三頁，共七十九頁，編輯于2023年，星期日2．虛地址保護(hù)方式（1）存儲(chǔ)器管理機(jī)制：80386先使用段機(jī)制，把包含兩個(gè)部分的虛擬地址空間轉(zhuǎn)化為一個(gè)中間地址空間的地址，然后再用分頁機(jī)制把線性地址轉(zhuǎn)化為物理地址（2）分段分頁機(jī)制：是所管理的存儲(chǔ)器塊具有固定的大小它把線性地址空間中的任一頁映射到物理空間的一頁。第六十四頁，共七十九頁，編輯于2023年，星期日（3）保護(hù)：第一是保護(hù)操作系統(tǒng)的存儲(chǔ)段和其專用處理寄存器不被應(yīng)用程序所破壞；第二是為每一個(gè)任務(wù)分配不同的虛地址空間，從而使不同任務(wù)之間完全隔離，實(shí)現(xiàn)任務(wù)的保護(hù)。（4）虛擬存儲(chǔ)器的概念：由存儲(chǔ)器管理機(jī)制以及一個(gè)大容量的快速硬盤存儲(chǔ)器或光盤支持。第六十五頁，共七十九頁，編輯于2023年，星期日3．虛擬8086方式支持存儲(chǔ)管理、保護(hù)及多任務(wù)環(huán)境中執(zhí)行8086程序，創(chuàng)建一個(gè)在虛擬8086方式下執(zhí)行8086程序的任務(wù)，可以使CPU同時(shí)執(zhí)行三個(gè)任務(wù)：以32位虛地址保護(hù)方式執(zhí)行第一個(gè)任務(wù)的80386程序；以16位虛地址保護(hù)方式執(zhí)行第二個(gè)任務(wù)的80286程序；以虛擬8086方式執(zhí)行第三個(gè)任務(wù)的8086程序。返回本節(jié)第六十六頁，共七十九頁，編輯于2023年，星期日微型機(jī)的存儲(chǔ)系統(tǒng)Cache存儲(chǔ)系統(tǒng)解決速度問題虛擬存儲(chǔ)系統(tǒng)解決容量問題高速緩沖存儲(chǔ)器主存儲(chǔ)器主存儲(chǔ)器磁盤存儲(chǔ)器第六十七頁，共七十九頁，編輯于2023年，星期日5.4高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級(jí)體系結(jié)構(gòu)第六十八頁，共七十九頁，編輯于2023年，星期日1）為什么需要高速緩存？CPU工作速度與內(nèi)存工作速度不匹配例如，800MHz的PIIICPU的一條指令執(zhí)行時(shí)間約為1.25ns，而133MHz的SDRAM存取時(shí)間為7.5ns，即83%的時(shí)間CPU都處于等待狀態(tài)，運(yùn)行效率極低。解決：CPU插入等待周期——降低了運(yùn)行速度；采用高速RAM——成本太高；在CPU和RAM之間插入高速緩存——成本上升不多、但速度可大幅度提高。第六十九頁，共七十九頁，編輯于2023年，星期日2）工作原理基于程序執(zhí)行的兩個(gè)特征：程序訪問的局部性：過程、循環(huán)、子程序。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對(duì)集中存儲(chǔ)。存儲(chǔ)器的訪問相對(duì)集中的特點(diǎn)使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的SRAM——高速緩存CACHE中。需要時(shí)就可以快速地取出。第七十頁，共七十九頁，編輯于2023年，星期日取指令、數(shù)據(jù)時(shí)先到CACHE中查找：找到（稱為命中）——直接取出使用；沒找到——到RAM中取，并同時(shí)存放到CACHE中，以備下次使用。只要命中率相當(dāng)高，就可