西安郵電大學課程教案

PAGE4西安郵電大學課程教案課程名稱：微處理器系統設計課程設計授課教師：所在學院：電子工程學院授課班級：授課學期：年月日-年月日基本信息課程名稱微處理器系統設計課程設計課程性質●必修○限選○選修○素拓○跨學科授課專業(yè)班級學生人數：所處年級○一年級○二年級●三年級○四年級總學時60理論課時0實驗課時60學分2課程教材計算機系統綜合課程設計上課時間上課地點答疑時間答疑地點先修課程《數字電路與邏輯設計》、《計算機組成與設計》、《計算機設計與實踐》、《VerilogHDL與FPGA設計》本課程在授課對象所學專業(yè)人才培養(yǎng)中的作用與地位本課程屬于集中實踐環(huán)節(jié)，為期兩周，放在“集成電路設計與集成系統”專業(yè)大三下學期第17、18周開設。作為《數字電路與邏輯設計》、《計算機組成與設計》、《計算機設計與實踐》、《VerilogHDL與FPGA設計》的延伸與具體實踐。本集中實踐環(huán)節(jié)基于項目驅動的教學理念，通過設計以MIPS處理器為核心的SoC系統，進一步加強學生利用VerilogHDL語言進行硬件電路設計的能力，使學生理解并掌握基于微處理器的SOC的基本原理，同時加強學生FPGA的設計及調試技能，以期培養(yǎng)學生的硬件設計、仿真及調試等多方面的能力。本課程在知識傳授、能力提升、素質培養(yǎng)各方面的教學目標前期課程中已設計了一個單周期的MIPSCPU。本課程設計將使用FPGA構建一個完整的基于MIPSCPU的計算機硬件系統，同時在已設計的指令系統的基礎上編寫一個簡單的應用程序以驗證CPU的功能。通過本課程設計，將進一步鞏固前期課程所學MIPSCPU的設計實現方法，加強學生應用VerilogHDL語言在FPGA平臺上進行電路設計、實現和調試的能力。學生情況分析在《計算機設計與實踐》的教學過程中發(fā)現：學生利用VerilogHDL語言進行電路設計的能力還有待提高，對《計算機組成與設計》中基本理論知識的理解與掌握還不夠扎實。鑒于此，將在本課程設計中引導、督促學生進一步學習、掌握相關內容以確保本課程設計的順利進行?！段⑻幚砥飨到y設計課程設計》教學大綱CourseDesignofMicroprocessorSystemDesign課程編號：DZ240130適用專業(yè)：集成電路設計與集成系統先修課程：計算機設計與實踐學分數：2總學時數：2周 實驗（上機）學時：2周考核方式：系考執(zhí)筆者：劉有耀編寫日期：2012-07-8一、課程性質和任務本課程設計是計算機組成與設計課程的實踐教學環(huán)節(jié)，其目的是使學生通過硬件描述語言設計以MIPS處理器為核心的SoC系統，掌握微處理器的工作原理和多周期微處理器設計的基本原理并建立整機概念，掌握通過狀態(tài)機描述進行處理器控制單元設計的基本方法，并且通過SoC的設計掌握FPGA設計方法以及仿真調試方法，掌握通過硬件描述語言實現硬件電路的方法，培養(yǎng)學生的硬件設計、調試和運行維護等多方面的技能，同時訓練一定的工程設計能力。也使學生系統科學地受到分析問題和解決問題的訓練。課程教學內容和要求主要內容：主要包括指令系統的設計、指令流程的設計、運算器設計、寄存器設計、多周期微處理器的微控制器設計、微處理器輔助電路設計、微處理器的仿真調試、存儲器的設計、處理器外圍接口的設計與調試、SoC的整體設計與調試?；疽螅和ㄟ^本課程設計學生深入分析多周期MIPS處理器工作原理和組成結構，學會用FPGA實現SoC的方法和流程，掌握計算機工作原理、處理器指令系統以及處理器的設計方法。重點：通過SoC的整體設計掌握多周期微處理器的工作原理和設計方法以及FPGA的使用方法。難點：多周期微處理器的工作原理和多周期微處理器控制器的設計與實現以及SoC的設計與調試等內容。具體內容及要求如下：課堂講解，學生選擇設計題目，熟悉實驗內容（6學時）主要介紹MIPS指令系統、MIIPS處理器結構、MIPS處理器的SoC整體結構，可綜合VerilogHDL語言簡介、基于VerilogHDL的處理器設計方法及設計流程、仿真平臺及驗證平臺簡介等。指令系統設計和指令流程設計以及數據通路設計（12學時）主要詳細介紹MIPS指令系統、指令執(zhí)行流程以及指令實現方法、按指令分類的處理器數據通路設計以及處理器總體通路設計。微處理器基本單元設計以及微處理器的多周期設計（12學時）著重介紹通過硬件描述語言實現微處理器基本單元模塊設計的方法，進行寄存器設計、運算器設計等微處理器的多周期設計。微處理器的控制單元設計以及微處理器的仿真與調試（12學時）著重介紹通過狀態(tài)機描述方法進行多周期微處理器控制其單元的設計以及使用仿真工具對微處理器進行仿真與調試。外圍電路的設計以及SoC的調試和運行（12學時）主要介紹基于FPGA的存儲器設計方法、處理器外圍電路的設計方法，進行存儲器、串口等IO接口設計、SoC的設計與仿真以及SoC在FPGA上的調試與運行。SoC的驗收和評分（6學時）主要考查學生對設計內容以及設計方法的了解情況，考查學生對流水線微處理器的工作原理和設計方法的理解程度。依據學生對設計內容的理解程度、所實現微處理器指令系統的難易程度以及實現SoC外圍功能的豐富程度進行驗收和評分。三、各教學環(huán)節(jié)的學時分配本課程設計屬于實踐課程，教學環(huán)節(jié)集中安排在2周進行。為保證達到預計的教學目的，課程設計可以分組進行，以小組為單位分別進行資料的收集、方案論證、實驗及改進。具體實踐教學的學時分配如下表：項目章節(jié)主要內容學時分配講課習題課實驗上機合計第一部分課堂講解，學生選擇設計題目，熟悉實驗內容66第二部分指令系統設計和指令流程設計以及數據通路設計6612第三部分微處理器基本單元設計以及微處理器的多周期設計6612第四部分微處理器的控制單元設計以及微處理器的仿真與調試6612第五部分外圍電路的設計以及SoC的調試和運行6612第六部分SoC的驗收和評分6合計6243060四、實驗部分教學內容和要求1、實驗所需設備及材料序號環(huán)境、設備名稱數量備注1FPGA開發(fā)板1每人一套2PC機及相關軟件1五、本課程與其它課程的聯系本課程設計是一個工程實踐課程，它涉及到計算機組成與設計、FPGA技術、SoC設計的基本概念，在計算機設計與實踐課的基礎上設計實現多周期CPU以及片上計算機系統，為后續(xù)嵌入式系統學習和畢業(yè)設計打下基礎。六、建議教材及參考資料建議教材：[1]自編課程設計指導書參考資料：[1]楊軍.基于QuartusII的計算機組成與體系結構綜合實驗教程.北京：科學出版社.2011年1月[2]蔣麗華.基于EDA技術的單周期CPU設計與實現——計算機組成原理實踐.北京：清華大學出版社.2012年6月[3]楊全勝.計算機系統綜合課程設計.北京:清華大學出版社.2008年10月[4]張澤生.計算機組成原理實驗教程.待出.二、教學日歷課程名稱微處理器系統設計課程設計主講教師輔導教師所在院系電子工程學院微電子學系授課班級西安郵電大學教學日歷(課程起止時間:年月日至年月日)教學周數2計劃學時60周學時數30實驗學時60講課習題周次日期教學內容學時實驗學時重點與難點作業(yè)實際執(zhí)行情況（含教學條件情況）日/月1720/6選題并基于IP實現指令ROM66基于IP的設計方法與基本流程1721/6IP實現指令ROM后，指令的逐條驗證66驗證方案的設計與實現1722/6中斷設計（1）66中斷進入、返回及屏蔽的機制，JR、JAL指令的設計、仿真1723/6中斷設計（2）66中斷控制邏輯的設計、仿真1724/6總線控制模塊及接口部件設計66存儲器、I/O端口的讀寫控制1827/6單周期CPU改為多周期CPU（1）66多周期CPU中控制器的設計1828/6單周期CPU改為多周期CPU（2）66多周期CPU的整體功能仿真、調試1829/6應用程序的設計66應用程序的編寫及仿真、調試1830/6基于FPGA進行設計驗證66電路綜合、FPGA調試181/7成果驗收、撰寫課程設計報告66設計成果的演示與說明注：教學日歷務請于開學的第二周前交教務辦任課教師：系、部主任：院長：三、學生作業(yè)及平時考核情況記錄表序號姓名學生出勤記錄表（早8:00簽到表）1234567891012345678910111213141516171819202122232425262728293031323334序號姓名學生出勤記錄表（中午13:00簽到表）1234567891012345678910111213141516171819202122232425262728293031323334序號姓名學生出勤記錄表（點名表）1234567891012345678910111213141516171819202122232425262728293031323334過程考核表序號姓名使用ALTERA中的IP替換指令ROM并通過仿真對指令逐條驗證中斷、總線控制模塊及接口部件的設計并通過仿真進行驗證在前期課程所設計單周期MIPSCPU的基礎上，實現多周期MIPSCPU的設計、仿真驗證工作在FPGA開發(fā)板上對設計進行實現，并通過一個應用程序對其進行驗證12345678910111213141516171819202122232425262728293031323334分組情況記錄（每組不能超過5人）序號成員姓名題目整體完成情況備注12345678設計題目流水燈程序設計設計流水燈的樣式為：10101010->01010101,切換間隔為0.5秒，1秒，2秒。三種間隔通過按鍵控制。設計流水燈的樣式為：1）10101010->01010101；切換間隔為0.5秒。2）11110000->00001111，切換間隔為1秒。兩種樣式通過按鍵控制。設計流水燈的樣式為：1）00110011->11001100，切換間隔為0.5秒；2）11100111->00011000，切換間隔為0.5秒。兩種樣式之間自動切換，切換間隔為10秒。設計流水燈的樣式為：00000000->00000001->00000011->00000111->00001111->0011111->01111111->11111111->00000000，切換間隔為1秒。交通燈程序設計通過led燈顯示紅綠燈的切換，通過數碼管顯示倒計時的時間。數字鐘程序設計設計一個數字鐘，通過led燈顯示秒的時間，分鐘和小時通過數碼管顯示。密碼鎖程序設計設定一個初始密碼，用戶輸入密碼正確，通過數碼管顯示“R”，用戶輸入密碼錯誤，顯示“E”。電子音樂播放器程序設計設計一個程序能夠自動播放2首曲目，1首播放完成后自動切換到下1首。檢測前導0個數程序設計設計一個前導0檢測程序，通過數碼管顯示前導0的個數。并行crc校驗電路程序設計設計一個并行crc校驗程序，生成多項式為：g(x)=x4+x3+1，當校驗正確時，通過數碼管顯示“R”，錯誤，顯示“E”。運算器程序設計設計一個運算器程序，能夠完成基本的+，-，*，&，|，~，^等運算，顯示計算完成的結果到數碼管。鬧鐘程序設計設計一個鬧鐘程序，等計時到設定時間時，播放一段音樂，提醒計時時間到。三、課堂教學設計方案第一天：本次課教學目標：選題并介紹本課程設計的總體教學目標、能力要求、考核方式等。通過課堂講授，使學生對基于IP核的設計有一個整體認知，以ALTERAFPGA為例介紹基本設計流程及方法并在此基礎上引導學生使用IP對指令ROM進行實現。本次課教學重點： 基于IP的設計方法與基本流程。本次課教學難點：使用IP對指令ROM進行實現并通過仿真進行驗證。本次課教學方法：講授法、任務驅動教學法、演示實驗法、自主學習法。本次課教學過程設計：首先對課程的教學目標、教學內容、能力要求、考核方式、成績比例等進行介紹。詢問學生是否接觸過基于IP的設計，基于IP設計的優(yōu)點有哪些。以ALTERAFPGA為例，通過實際操作介紹基于IP核的電路設計的基本流程與方法。引導學生使用IP實現指令ROM并對其功能特性進行仿真驗證。針對過程中存在的問題進行解答。第二天本次課教學目標：在使用IP實現指令ROM的基礎上，對指令逐條驗證。同時，對前期課程所設計的單周期CPU進行邏輯綜合。本次課教學重點：指令的逐條驗證。本次課教學難點：由于使用IP實現指令ROM后，新的指令ROM將地址用時鐘打了一個節(jié)拍，因此，讀出的指令會相對地址有一個時鐘周期的延遲，而原來的指令寄存器地址與數據是同步的。因此就有必要對指令逐條驗證，確保每一條指令的正確性。此外，學生寫的電路往往很不規(guī)范，有可能無法綜合，這就需要通過調試已有設計，使電路綜合通過。本次課教學方法：自主學習法。本次課教學過程設計對學生進行分組，確定組長。學生以小組為單位討論，完成指令的驗證。逐一對每組每位學生的每條指令仿真結果進行驗收并給予階段成績。教師全程指導答疑。第三天本次課教學目標：講授CPU中斷的基本原理，引導學生在已有單周期CPU的基礎上增加中斷功能。本次課教學重點： CPU中斷的基本原理，JAL、JR指令的設計實現。本次課教學難點：JAL、JR指令的設計實現。本次課教學方法：講授法、任務驅動教學法、自主學習法、集體討論法。本次課教學過程設計向學生講授JAL、JR指令的實現思路，引導學生從整體上進行把握。以小組為單位查閱資料、討論，確定設計方案，進行電路設計、仿真。教師全程指導并答疑。第四天：本次課教學目標：向學生講授CPU中斷控制邏輯的實現思路，引導學生完成電路設計。本次課教學重點： CPU中斷控制邏輯的實現。本次課教學難點：中斷服務程序的進入、中斷返回及中斷屏蔽。本次課教學方法：任務驅動教學法、自主學習法、集體討論法。本次課教學過程設計向學生講授中斷控制邏輯的實現思路，引導學生從整體上進行把握。學生以小組為單位查閱資料、討論，確定設計方案，進行電路設計、仿真。教師進行過程記錄，并對方案設計及仿真結果給予階段成績。第五天：本次課教學目標：講授總線控制模塊及接口部件的實現方法，引導學生完成電路設計、仿真。本次課教學重點： 總線控制模塊、接口部件的電路設計。本次課教學難點：存儲器、I/O端口的讀寫控制。本次課教學方法：講授法、任務驅動教學法、自主學習法。本次課教學過程設計向學生講授總線控制模塊、接口部件的實現思路，引導學生從整體上把握。學生以小組為單位查閱資料、討論，確定設計方案，進行電路設計、仿真。教師全程指導答疑，進行過程記錄，并對方案設計及仿真結果給予階段成績。第六~七天本次課教學目標：引導學生將已有的單周期CPU改為多周期CPU。本次課教學重點： 理解多周期CPU的概念。本次課教學難點：多周期CPU中控制器的設計。本次課教學方法：講授法、任務驅動教學法、自主學習法、集體討論法。本次課教學過程設計向學生講授多周期CPU的基本原理，引導學生從整體上進行把握。學生以小組為單位查閱資料、討論，確定設計方案，進行電路設計、仿真。教師全程指導并答疑。第八天：本次課教學目標：引導學生以設計好的CPU為基礎，完成一個應用程序的設計，實現一個簡單的SOC系統，驗證CPU的功能。本次課教學重點： 應用程序的設計。本次課教學難點：應用程序機器碼的編寫及仿真調試。本次課教學方法：任務驅動法、自主學習法。本次課教學過程設計學生以小組為單位查閱資料、討論，確定設計方案，完成程序設計、仿真。教師全程指導答疑，進行過程記錄，并對方案設計及仿真結果給予階段成績。第九天：本次課教學目標：引導學生完成電路綜合，并在ALTERADE2-35開發(fā)板上完成SOC系統的實現并驗證其功能。本次課教學重點： 電路綜合，FPGA調試。本次課教學難點：前期學生寫的代碼可能無法綜合，此時需要修改、調試以完成電路綜合；FPGA驗證結果可能與仿真結果不一致，此時需要對電路進一步進行改進、調試。本次課教學方法：任務驅動法、自主學習法。本次課教學過程設計學生以小組為單位查閱資料、討論，完成電路綜合及FPGA驗證。教師全程答疑，進行過程記錄并進行階段驗收。第十天：本次課教學目標：驗收，指導學生完成設計報告。本次課教學過程設計未完成FPGA驗證的同學繼續(xù)調試；已完成的學生撰寫課程設計報告。教師全程指導答疑。微處理器系統設計課程設計要求課程設計內容：基于前期課程中已掌握的CPU基本部件的設計方法、仿MIPS處理器指令集設計一個帶中斷及簡單I/O接口電路的多周期RISC處理器，并在FPGA上進行驗證。具體內容：第一周，（1）介紹基于IP的設計方法，引導學生使用ALTERA自帶的IP實現指令ROM，進而對已有指令完成仿真驗證。同時，對已有的單周期MIPSCPU進行綜合，確保綜合通過。（2）在原有指令的基礎上，完成JR、JAL指令的設計，進而完成CPU中斷模塊的設計、仿真工作。（3）完成總線控制模塊及接口部件的設計、仿真工作。第二周，（1）在已有單周期CPU的基礎上，通過修改將其變?yōu)槎嘀芷?。?）完成應用程序的設計工作，并在CPU上運行，確保正確。（3）基于ALTERADE2開發(fā)板，對設計進行實現。（4）總結并完成整體驗收。要求采用自頂向下的全正向設計方法，并選用Verilog_HDL語言為設計輸入工具。要求電路的功能仿真和FPGA后仿真驗證全部正確通過，仿真建議采用第三方仿真工具（Modelsim），綜合與布局布線工具為：QuartusII。課程設計的具體評定標準：完成總體方案及詳細方案設計，提交《設計方案》；（25分）完成驗證方案設計，提交《功能驗證方案》；（10分）完成電路設計和功能仿真，提交電路設計源代碼，功能仿真激勵源代碼及功能仿真結果報告；（10分）完成設計電路的FPGA綜合及布局布線，提交綜合及布局布線報告和引腳分布報告；（10分）基于FPGA開發(fā)板完成設計電路的功能測試驗證，提交硬件測試結果報告；（35分）報告質量。（10分）題目要求獨立完成，設計和報告如有雷同，最終成績?yōu)?成績/雷同人數。說明1：課程設計時間段內任意時間點名未到（吃飯時間12:00~13:10除外）、遲到扣3分/次，玩游戲扣20分/次。說明2：遲到、點名未到6次及6次以上者課程設計成績直接記：不及格。實驗報告格式和要求實驗報告要求采用按“設計規(guī)范”的方式撰寫，具體格式和要求如下：第一頁：微處理器系統設計版本v1.0專業(yè)：班級：姓名：學號：日期第二頁開始：功能描述：應簡要，但全面的描述實驗題目要完成的功能。設計方案：（可分為總體設計方案和詳細設計方案）對設計思想，方法以及所設計電路的基本結構進行描述，輔以總體設計框圖，子模塊框圖（多模塊的復雜設計情況）以及管腳列表進行說明。驗證方案：給出驗證設計的基本思想和方法，仿真用例等。如果是需要下載到開發(fā)板上的實驗，要給出開發(fā)板型號、管腳分配文件。結果分析：1、邏輯仿真結果：在Modelsim中對設計仿真，對照驗證方案對仿真結果進行分析說明。2、下載驗證：對下載到開發(fā)板上的設計仿真結果進行說明，最好配有結果照片。設計代碼：帶有注釋的設計和仿真代碼。報告封皮微處理器系統設計課程設計版本v1.0專業(yè)：集成電路設計與集成系統班級：姓名：