計算機組成原理歷年真題

2009年計算機統(tǒng)考——計算機組成原理部分

11.馮?諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的

依據(jù)是。

A.指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式

C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲單元

12.?個C語言程序在一臺32位機器上運行。程序中定義了三個變量x、y和z,其

中x和z為int型，y為short型。當(dāng)x=127,y=-9時,執(zhí)行賦值語句z=x+y后，x、y和z

的值分別是。

A.x=0000007FH,y=FFF9H,z=00000076H

B.x=0000007FH,y=FFF9H,z=FFFF0076H

C.x=0000007FH,y=FFF7H,z=FFFF0076H

D.x=0000007FH,y=FFF7H,z=00000076H

13.浮點數(shù)加、減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。

設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。

若有兩個數(shù)X=27、29/32,丫=25x5/8,則用浮點加法計算X+丫的最終結(jié)果是。

A.001111100010B.001110100010

C.010000010001D.發(fā)生溢出

14.某計算機的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個

主存塊大小為32B,按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是。

A.0B.1C.4D.6

15.某計算機主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū)，按字節(jié)編址。

現(xiàn)要用2K'8位的ROM芯片和4Kx4位的RAM芯片來設(shè)計該存儲器，則需要上述規(guī)格的

ROM芯片數(shù)和RAM芯片數(shù)分別是。

A.1、15B.2、15C.1、30D.2、30

16.某機器字長為16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組成,

第一字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自

動加1。若某轉(zhuǎn)移指令所在主存地址為2000H,相對位移量字段的內(nèi)容為06H,則該轉(zhuǎn)移

指令成功轉(zhuǎn)移后的目標地址是。

A.2006HB.2007HC.2008HD.2009H

17.下列關(guān)于RISC的敘述中，錯誤的是。

A.RISC普遍采用微程序控制器

B.RISC大多數(shù)指令在一個時鐘周期內(nèi)完成

C.RISC的內(nèi)部通用寄存器數(shù)量相對CISC多

D.RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少

18.某計算機的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間（忽略各功

能段之間的緩存時間）分別為90ns、80ns、70ns、和60ns,則該計算機的CPU時鐘周期

至少是。

A.90nsB.80nsC.70nsD.60ns

19.相對于微程序控制器，硬布線控制器的特點是。

A.指令執(zhí)行速度慢，指令功能的修改和擴展容易

B.指令執(zhí)行速度慢，指令功能的修改和擴展難

C.指令執(zhí)行速度快，指令功能的修改和擴展容易

D.指令執(zhí)行速度快，指令功能的修改和擴展難

20.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4B信息，一個總線周期占用2個時鐘

周期，總線時鐘頻率為10MHz,則總線帶寬是。

A.10MB/SB.20MB/sC.40MB/sD.80MB/S

21.假設(shè)某計算機的存儲系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次,

其中訪問Cache缺失（未命中）50次，則Cache的命中率是?

A.5%B.9.5%C.50%D.95%

22.下列選項中，能引起外部中斷的事件是。

A.鍵盤輸入B.除數(shù)為0

C.浮點運算下溢D.訪存缺頁

43.（8分）某計算機的CPU主頻為500MHz,CPI為5（即執(zhí)行每條指令平均需5

個時鐘周期）。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/S,采用中斷方式與主機進行數(shù)據(jù)傳送，

以32位為傳輸單位，對應(yīng)的中斷服務(wù)程序包含18條指令，中斷服務(wù)的其他開銷相當(dāng)于2

條指令的執(zhí)行時間。請回答下列問題，要求給出計算過程。

（1）在中斷方式下，CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少？

（2）當(dāng)該外設(shè)的數(shù)據(jù)傳輸率達到5MB/S時，改用DMA方式傳送數(shù)據(jù)。假定每次DMA

傳送塊大小為5000B,且DMA預(yù)處理和后處理的總開銷為500個時鐘周期，則CPU用于

該外設(shè)I/O的時間占整個CPU時間的百分比是多少？(假設(shè)DMA與CPU之間沒有訪存沖

突)

44.某計算機字長16位,采用16位定長指令字結(jié)構(gòu)，部分數(shù)據(jù)通路結(jié)構(gòu)如圖17所示。圖17中所有控制信號為1時表示有效、

為0時表示無效，例如控制信號MDRinE為1表示允許數(shù)據(jù)從DB打入MDR.MDRin為1表示允許數(shù)據(jù)從總線打入MDR。假設(shè)

MAR的輸出一直處于使能狀態(tài)。加法指令"ADD(Rl),R0"的功能為(RO)+((RI))->(R1),即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單

元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指主存單元中保存。

表1給出了上述指令取指和譯碼階段每個節(jié)拍(時鐘周期)的功能和有效控制信號，請按表1描述方式用表格列出指令執(zhí)行

階段每個節(jié)拍的功能和有效控制信號。

存儲器(M)

MemKMemWDataAddr

DB

AB

控制信號圖例

年一Xout三態(tài)門及其控制信號

v—Xin寄存器輸入控制信號

表1

時鐘功能有效控制信號

C1MAR<-(PC)PCout,MARin

C2MDR<-M(MAR),PC<-(PC)+1MemR,MDRinE,PC+1

C3IR<-(MDR)MDRout,IRin

C4指令譯碼無

11.Co考查指令的執(zhí)行過程。

通常完成一條指令可分為取指階段和執(zhí)行階段。在取指階段通過訪問存儲器可將指令取

出；在執(zhí)行階段通過訪問存儲器可以將操作數(shù)取出。這樣，雖然指令和數(shù)據(jù)都是以二進制代

碼形式存放在存儲器中，但CPU可以判斷在取指階段訪問存儲器取出的二進制代碼是指令;

在執(zhí)行階段訪存取出的二進制代碼是數(shù)據(jù)。

12.D?？疾榉栁坏臄U展。

結(jié)合題干及選項可知，int為32位，short為16位；又C語言的數(shù)據(jù)在內(nèi)存中為補碼

形式，故x、y的機器數(shù)寫為0000007FH、FFF7H。

執(zhí)行z=x+y時，由于x是int型，y為short型，故需將y的類型強制轉(zhuǎn)換為int,在機

器中通過符號位擴展實現(xiàn)，由于y的符號位為1,故在y的前面添加16個1,即可將y強

制轉(zhuǎn)換為int型，其十六進制形式為FFFFFFF7H。

然后執(zhí)行加法，即0000007FH+FFFFFFF7HR0000076H,其中最高位的進位1自然

丟棄。故選D。

13.D?？疾楦↑c加法運算。

根據(jù)題意，X可記為00,111；00,11101(分號前為階碼，分號后為尾數(shù))，Y可記為

00,101；00,10100o

首先對階，X、Y階碼相減，即00,111-00,101=00,111+11,0111=00,010,可知X

的階碼比丫的價碼大2,根據(jù)小階向大階看齊的原則，將Y的階碼加2,尾數(shù)右移2位，可

得Y為00,111；00,00101o

尾數(shù)相加,即00,11101+00,00101=01,00010,尾數(shù)相加結(jié)果符號位為01,故需進

行右規(guī)。

規(guī)格化，將尾數(shù)右移1位，階碼加1,得X+丫為01,000；00,1000,階碼符號位為

01,說明發(fā)生溢出。

14.Co考查Cache與主存的映射方式。

由于Cache共有16塊，采用2路組相聯(lián)，因此共有8組，0,1,2,?,7。主存的某

一字塊按模8映射到Cache某組的任一字塊中，即主存的第0,8,16?字塊可以映射到Cache

第。組2個字塊的任一字塊中，而129號單元是位于第4塊主存塊中，因此將映射到Cache

第4組2個字塊的任一字塊中。注意：由于在計算機系統(tǒng)結(jié)構(gòu)中和計算機組成原理的某些

教材中介紹的組相聯(lián)跟此處的組相聯(lián)并不相同，導(dǎo)致部分考生理解錯題目?？忌鷳?yīng)以真題為

準，以后再出現(xiàn)類似題目，應(yīng)以此種解答為標準。

15.D。考查存儲器的擴展。

首先確定ROM的個數(shù)，ROM區(qū)為4KB,選用2Kx8位的ROM芯片，需要

采用字擴展方式；60KB的RAM區(qū)，選用4Kx4位的RAM芯片，需要4K?8?2片，

2K?860K?8?30片，采用4K?4

字和位同時擴展方式。

16.C?考查相對尋址。

相對尋址EA=(PC)+A,首先要求的是取指令后PC的值。轉(zhuǎn)移指令由兩個字節(jié)組成，

每

取一個字節(jié)PC自動加1,因此取指令后PC值為2002H,故

EA=(PC)+A=2002H+06H=2008H?

17.A?考查RISC的特性。

相對于CISC計算機，RISC計算機的特點是指令條數(shù)少；指令長度固定，指令格式和

尋址種類少；只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作均在寄存器之間進行；CPU

中通用寄存器多；大部分指令在一個或者小于一個機器周期內(nèi)完成；以硬布線邏輯為主，不

用或者少用微程序控制。

18.A。考查流水線中時鐘周期的特性。

時鐘周期應(yīng)以最長的執(zhí)行時間為準，否則用時長的流水段的功能將不能正確完成。

19.D?考查硬布線控制器的特點。

硬布線控制器的速度取決于電路延遲,所以速度快;微程序控制器采用了存儲程序原理,

每條指令都要訪控存，所以速度慢。硬布線控制器采用專門的邏輯電路實現(xiàn)，修改和擴展困

難。

20.Bo考查總線的基本概念。

總線帶寬是指單位時間內(nèi)總線上可傳輸數(shù)據(jù)的位數(shù),通常用每秒鐘傳送信息的字節(jié)數(shù)來

衡量，單位可用字節(jié)/秒(B/s)表示。根據(jù)題意可知，在2x(1/10MHz)秒內(nèi)傳輸了4B,所

W4Bx10MHz/2=20MB/So

21.Do考查Cache的命中率。

命中率=Cache命中的次數(shù)/所有訪問次數(shù)，有了這個公式這道題就很容易看出，要注意

的一點是看清題，題中說明的是缺失50次，而不是命中50次，仔細審題是做對題的第一

步。

22.A?？疾橹袛嗟姆诸悺?/p>

43.(1)按題意，外設(shè)每秒傳送0.5MB,中斷時每次傳送4B。中斷方式下，CPU每次

用于數(shù)據(jù)傳送的時鐘周期為5x18+5x2=100。

為達到外設(shè)0.5MB/S的數(shù)據(jù)傳輸率，外設(shè)每秒申請的中斷次數(shù)為0.5MB/4B=125000。

1s內(nèi)用于中斷的開銷為100x125000=12500000=12.5M個時鐘周期。

CPU用于外設(shè)I/O的時間占整個CPU時間的百分比為12.5M/500M=2.5%o

(2)當(dāng)外設(shè)數(shù)據(jù)傳輸率提高到5MB/S時，改用DMA方式傳送，每次DMA傳送5000B,

1s內(nèi)需產(chǎn)生的DMA次數(shù)為5MB/5000B=1000。

CPU用于DMA處理的總開銷為1000x500=500000=0.5M個時鐘周期。

CPU用于外設(shè)I/O的時間占整個CPU時間的百分比為0.5M/500M=0.1%c

44.解答:

指令執(zhí)行階段每個節(jié)拍的功能和有效控制信號如下所示

時鐘功能有效控制信號

時停功能有效控制信號

C5PCout,Mz\Rin

C6MemRAIDRint：

C7"(RO)R0out,Ain

C8hcTMDR)+(A)MDRout^ddr.ACin

C9KlDR-(AC)z\Cout,Ml)Rin

C10*-MDRMDRoutE.McinW_____________________

C5MAR—(RI)PCout.MARin

C6MDR*-M(MAR)MemR,MDRinE

C7A*-(RO)ROout,Ain

C8AC*-(MDR)+(A)MDRout,Addr,ACin

C9MDR^(AC)ACout.MDRin

CIOM(MAR)*-MDRMDRoutE,MemW

2010年計算機統(tǒng)考——計算機組成原理部分

12.下列選項中，能縮短程序執(zhí)行時間的措施是

I.提高CPU時鐘頻率II.優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)

III.對程序進行編譯優(yōu)化

A.僅I和nB.僅I和HIC.僅II和HID.I、n和HI

13.假定有4個整數(shù)用8位補碼分別表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若將

運算結(jié)果存放在一個8位寄存器中，則下列運算中會發(fā)生溢出的是。

A.r1*r2B.r2*r3

C.r1*r4D.r2*r4

14.假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double(int用補碼表示,float

和double分別用IEEE754單精度和雙精度浮點數(shù)格式表示)，已知i=785,f=1.5678e3,

d=1.5e100?若在32位機器中執(zhí)行下列關(guān)系表達式，則結(jié)果為“真”的是

I.i==(int)(float)iII.f==(float)(int)f

III.f==(float)(double)fIV.(d+f)-d==f

A.僅i和nB.僅i和me.僅ii和niD.僅in和w

15.假定用若干個2K“4位的芯片組成一個8Kx8位的存儲器，則地址0B1FH所在芯

片的最小地址是。

A.0000HB.0600HC.0700HD.0800H

16.下列有關(guān)RAM和ROM的敘述中，正確的是

I.RAM是易失性存儲器，ROM是非易失性存儲器

11.RAM和ROM都采用隨機存取方式進行信息訪問

III.RAM和ROM都可用作Cache

IV.RAM和ROM都需要進行刷新

A.僅I和nB.僅n和ni

C.僅I、II和IVD.僅H、III和IV

17.下列命中組合情況中，一次訪存過程中不可能發(fā)生的是。.A.TLB未命中，

Cache未命中，Page未命中

B.TLB未命中，Cache命中，Page命中

C.TLB命中，Cache未命中，Page命中

D.TLB命中，Cache命中，Page未命中

18.下列寄存器中，匯編語言程序員可見的是

A.存儲器地址寄存器（MAR）B.程序計數(shù)器（PC）

C.存儲器數(shù)據(jù)寄存器（MDR）D.指令寄存器（IR）

19.下列選項中，不會引起指令流水線阻塞的是。.A.數(shù)據(jù)旁路（轉(zhuǎn)發(fā)）B.數(shù)據(jù)

相關(guān)

C.條件轉(zhuǎn)移D.資源沖突

20.下列選項中的英文縮寫均為總線標準的是

A.PCI、CRT、USB、EISA

B.ISA、CPI、VESA、EISA

C.ISA、SCSI、RAM、MIPS

D.ISA、EISA、PCI、PCI-Express

21.單級中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行順序是。I.保護現(xiàn)場H.開中斷III.關(guān)

中斷w.保存斷點v.中斷事件處理vi.恢復(fù)現(xiàn)場VL中斷返回A.I->v->vi->n->vn

B.iii->i->v->\/nc.m->w->v->vi->vnD.i\/->i->V->VI->\II22.假定臺計算機

的顯示存儲器用DRAM芯片實現(xiàn)，若要求顯示分辨率為1600x1200,顏色深度為24位，

幀頻為85Hz,顯存總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至少約為。

A.245Mbit/sB.979Mbit/sC.1958Mbit/sD.7834Mbit/s

二、綜合應(yīng)用題

43.（11分）某計算機字長為16位，主存地址空間大小為128KB,按字編址。采用

單字長指令格式，指令各字段定義如圖B-4所示。

轉(zhuǎn)移指令采用相對尋址方式，相對偏移量用補碼表示，尋址方式定義見表B-1。

151211g0

IOpI-|」|MdI一

轉(zhuǎn)移指令采用相對尋址方式，相對偏移是用補碼表示，尋址方式定義如下:

Ms/Md尋址方式助記符含乂

000B寄存器直接Rn操作數(shù)=（Rn）

001B寄存器間接(Rn)操作數(shù)=（（Rn））

010B寄存器間接、自增(Rn)+操作數(shù)=((Rn)).(Rn)+1-Rn

011B相對D(Rn)轉(zhuǎn)移目標地址=（PC）+（Rn）

（1）該指令系統(tǒng)最多可有多少條指令？該計算機最多有多少個通用寄存器？存儲器地

址寄存器（MAR）和存儲器數(shù)據(jù)寄存器（MDR）至少各需要多少位？（2）轉(zhuǎn)移指令的目

標地址范圍是多少？（3）若操作碼0010B表示加法操作（助記符為add）,寄存器R4

和R5的編號分別為100B和101B,R4的內(nèi)容為1234H,R5的內(nèi)容為5678H,地址1234H

中的內(nèi)容為5678H,地址5678H中的內(nèi)容為1234H,則匯編語言為"add（R4）,（R5）+”（逗

號前為源操作數(shù)，逗號后為目的操作數(shù)）對應(yīng)的機器碼是什么（用十六進制表示）？該指令

執(zhí)行后，哪些寄存器和存儲單元中的內(nèi)容會改變？改變后的內(nèi)容是什么？

44.（12分）某計算機的主存地址空間大小為256MB,按字節(jié)編址。指令Cache和

數(shù)據(jù)Cache分離，均有8個Cache行，每個Cache行大小為64B,數(shù)據(jù)Cache采用直接

映射方式?，F(xiàn)有兩個功能相同的程序A和B,其偽代碼如下：

假定int類型數(shù)據(jù)用32位補碼表示，程序編譯時i、j、sum均分配在寄存器中，數(shù)組a

按行優(yōu)先方式存放，其首地址為320（十進制數(shù)）。請回答下列問題，要求說明理由或給出

計算過程。（1）若不考慮用于Cache一致性維護和替換算法的控制位，則數(shù)據(jù)Cache的

總?cè)萘繛槎嗌?？?）數(shù)組元素a[0][31]和a[1]⑴各自所在的主存塊對應(yīng)的Cache行號分

別是多少（Cache行號從0開始）？

（3）程序A和B的數(shù)據(jù)訪問命中率各是多少？哪個程序的執(zhí)行時間更短？

2010年計算機統(tǒng)考——計算機組成原理部分解析

12.D?？疾橛嬎銠C的性能指標。

I-CPU的時鐘頻率，也就是CPU主頻率，一般說來，一個時鐘周期內(nèi)完成的指令數(shù)

是固定的，所以主頻越高，CPU的速度也就越快，程序的執(zhí)行時間就越短。

II.數(shù)據(jù)在功能部件之間傳送的路徑稱為數(shù)據(jù)通路，數(shù)據(jù)通路的功能是實現(xiàn)CPU內(nèi)部

的運算器和寄存器以及寄存器之間的數(shù)據(jù)交換。優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，可以有效提高計算機系

統(tǒng)的吞吐量，從而加快程序的執(zhí)行。

III.計算機程序需要先轉(zhuǎn)化成機器指令序列才能最終得到執(zhí)行，通過對程序進行編譯優(yōu)

化可以得到更優(yōu)的指令序列，從而使得程序的執(zhí)行時間也越短。

13.B。考查定點數(shù)的運算。

用補碼表示時8位寄存器所能表示的整數(shù)范圍為-128?+127。由于r1=-2,r2=-14,

r3=-112,r4=-8,則r2xr3=1568,結(jié)果溢出。

14.B?考查不同精度的數(shù)在計算機中的表示方法及其相互轉(zhuǎn)換。

由于（int）f=1,小數(shù)點后面4位丟失，故II錯。IV的計算過程是先將f轉(zhuǎn)化為雙精度

浮點數(shù)據(jù)格式，然后進行加法運算，故（d+f）-d得到的結(jié)果為雙精度浮點數(shù)據(jù)格式，而f

為單精度浮點數(shù)據(jù)格式，故W錯。

15.D,考查存儲器的組成和設(shè)計。用2Kx4位的芯片組成一個8K,8位存儲器，每

行中所需芯片數(shù)為2,每列中所需芯片數(shù)為4,各行芯片的地址分配如下。

第一行（2個芯片并聯(lián)）：0000H?07FFH。第二行（2個芯片并聯(lián)）：0800H?0FFFH。

第三行（2個芯片并聯(lián)）：1000H?17FFH。第四行（2個芯片并聯(lián)）：1800H?1FFFH.

于是地址0B1FH所在芯片的最小地址即為0800H。16.A?？疾榘雽?dǎo)體隨機存取存

儲器。

一般Cache采用高速的SRAM制作，比ROM速度快很多，因此HI是錯誤的，排除法

即可選A。RAM需要刷新，而ROM不需要刷新。

17.D。考查TLB、Cache及Page之間的關(guān)系。TLB即為快表，快表只是慢表（Page）

的小小副本，因此TLB命中，必然Page也命中，而當(dāng)Page命中，TLB則未必命中，故D

不可能發(fā)生；而Cache的命中與否與TLB、Page的命中與否并無必然聯(lián)系。

18.B?考查CPU內(nèi)部寄存器的特性。

匯編程序員可以通過指定待執(zhí)行指令的地址來設(shè)置PC的值，而IR、MAR、MDR是

CPU的內(nèi)部工作寄存器，對程序員不可見。

19.A。考查指令流水線的基本概念。

有三種相關(guān)可能引起指令流水線阻塞：①結(jié)構(gòu)相關(guān)，又稱資源相關(guān)；②數(shù)據(jù)相關(guān)；③控

制相關(guān)，主要由轉(zhuǎn)移指令引起。

數(shù)據(jù)旁路技術(shù)，其主要思想是不必待某條指令的執(zhí)行結(jié)果送回到寄存器，再從寄存器中

取出該結(jié)果,作為下一條指令的源操作數(shù),而是直接將執(zhí)行結(jié)果送到其他指令所需要的地方,

這樣可以使流水線不發(fā)生停頓。

20.D?考查典型的總線標準。

目前典型的總線標準有：ISA、EISA、VESA、PCI、PCI-Express.AGP、USB、RS-232C

等。

21.A?？疾橹袛嗵幚磉^程。

單級中斷系統(tǒng)中，不允許中斷嵌套。中斷的處理過程為：①關(guān)中斷；②保存斷點；③識

別中斷源；④保存現(xiàn)場；⑤中斷事件處理(開中斷、執(zhí)行中斷服務(wù)程序、關(guān)中斷)；⑥恢復(fù)

現(xiàn)場；⑦開中斷；⑧中斷返回。其中，①?③由硬件完成，④?⑧由中斷服務(wù)程序完成。

22.D?考查顯示器的相關(guān)概念。

刷新所需帶寬=分辨率X色深X幀頻=1600xi200x24bitx85Hz=3916.8Mbit/s,顯存總帶

寬的50%用來刷屏，于是需要的顯存總帶寬為3916.8Mbit/s/0.5=7833.6Mbit/s=7834Mbit/s。

43.(1)操作碼占4位，則該指令系統(tǒng)最多可有24=16條指令；操作數(shù)占6位，尋址

方式占3位，于是寄存器編號占3位,則該機最多有23=8個通用寄存器;主存容量為128KB,

按字編址，計算機字長為16位，劃分為128KB/2B=216個存儲單元，故MDR和MAR至

少各需16位。

(2)PC和Rn可表示的地址范圍均為0~216-1,而主存地址空間為216,故轉(zhuǎn)移指

令的目標地址范圍為0000H?FFFFH(0~216-1)?(3)匯編語句“add(R4),(R5)+”，

對應(yīng)的機器碼為0010001100010101B=2315H,該指令執(zhí)行后，寄存器R5和存儲單元

5678H的內(nèi)容會改變。執(zhí)行后，R5的內(nèi)容從5678H變成5679H。存儲單元5678H中的內(nèi)

容變成該加法指令計算的結(jié)果5678H+1234H=68ACH。

?、單項選擇題

12.下列選項中，描述浮點數(shù)操作速度指標的是A.MIPSB.CPIC.IPCD.MFLOPS

13.float型數(shù)據(jù)通常用IEEE754單精度浮點數(shù)格式表示。若編譯器將float型變量x

分配到一個32位浮點寄存器FR1中，且x=-8.25,貝UFR1的內(nèi)容是。

A.C1040000HB.C2420000HC.C1840000HD.C1C20000H14.下列各類存

儲器中，不采用隨機存取方式的是。A.EPROMB.CDROMC.DRAMD.SRAM

15.某計算機存儲器按字節(jié)編址，主存地址空間大小為64MB,現(xiàn)用4MBx8位的RAM

芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是。

A.22位B.23位C.25位D.26位16.偏移尋址通過將某個寄存器內(nèi)容與一個

形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是。.

A.間接尋址B.基址尋址C.相對尋址D.變址尋址

17.某機器有一個標志寄存器，其中有進位/借位標志CF、零標志ZF、符號標志SF

和溢出標志OF,條件轉(zhuǎn)移指令bgt（無符號整數(shù)比較大于時轉(zhuǎn)移）的轉(zhuǎn)移條件是。

A.CF?OF?1B.SF?ZF?1C.CF?ZF?1D.CF?SF?118.下列給出的指令系統(tǒng)特

點中，有利于實現(xiàn)指令流水線的是。1.指令格式規(guī)整且長度一致I[.指令和數(shù)據(jù)按邊界

對齊存放III.只有Load/Store指令才能對操作數(shù)進行存儲訪問A.僅I、HB.僅H、川

C.僅I、IHD.I.IkIII

19.假定不采用Cache和指令預(yù)取技術(shù)，且機器處于“開中斷”狀態(tài)，則在下列有關(guān)指

令執(zhí)行的敘述中，錯誤的是。..

A.每個指令周期中CPU都至少訪問內(nèi)存?次

B.每個指令周期一定大于或等于個CPU時鐘周期

C.空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變D.當(dāng)前程序在每條指令

執(zhí)行結(jié)束時都可能被外部中斷打斷20.在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖恰?A.指

令B.操作數(shù)C.握手（應(yīng)答）信號D.中斷類型號

21.某計算機有五級中斷L4?L0,中斷屏蔽字為M4M3M2MlM0,Mi=1（0W44）表

示對Li級中斷進行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是L4TL0TL2TL1—L3,則

L1的中斷處理程序中設(shè)置的中斷屏蔽字是。

A.11110B.01101C.00011D.01010

22.某計算機處理器主頻為50MHz,采用定時查詢方式控制設(shè)備A的I/O,查詢程序

運行一次所用的時鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需

對其查詢至少200次,則CPU用于設(shè)備A的I/O的時間占整個CPU時間的百分比至少是。

A.0.02%B.0.05%C.0.20%D.0.50%

二、綜合應(yīng)用題

43.（11分）假定在一個8位字長的計算機中運行如下C程序段：unsignedintx=134;

unsignedinty=246;intm=x;intn=y;

unsignedintz1=x-y;unsignedintz2=x+y;intk1=m-n;intk2=m+n;

若編譯器編譯時將8個8位寄存器R1?R8分別分配給變量x、y、m、n、z1、z2、k1

和k2。請回答下列問題。（提示：帶符號整數(shù)用補碼表示。）（1）執(zhí)行上述程序段后，

寄存器R1、R5和R6的內(nèi)容分別是什么（用十六進制表示）？（2）執(zhí)行上述程序段后，

變量m和k1的值分別是多少（用十進制表示）？

（3）上述程序段涉及帶符號整數(shù)加/減、無符號整數(shù)加/減運算，這四種運算能否利用

同一個加法器輔助電路實現(xiàn)？簡述理由。

（4）計算機內(nèi)部如何判斷帶符號整數(shù)加/減運算的結(jié)果是否發(fā)生溢出？上述程序段中，

哪些帶符號整數(shù)運算語句的執(zhí)行結(jié)果會發(fā)生溢出？

44.（12分）某計算機存儲器按字節(jié)編址，虛擬（邏輯）地址空間大小為16MB,主

存（物理）地址空間大小為1MB,頁面大小為4KB；Cache采用直接映射方式，共8行；

主存與Cache之間交換的塊大小為32B。系統(tǒng)運行到某一時刻時，頁表的部分內(nèi)容和Cache

的部分內(nèi)容分別如題44-a圖、題44-b圖所示，圖中頁框號及標記字段的內(nèi)容為十六進制形

式。

言球位欣一

0106???01020—

11(M一10-

2115—2101D一

102—31105一

40?—41咐一

512B—S1HD一

60—60-???

7132???7127A一

題44-a圖頁表的部分內(nèi)容題34圖Cache的部分內(nèi)容

（1）虛擬地址共有幾位，哪幾位表示虛頁號？物理地址共有幾位，哪幾位表示頁框號

（物理頁號）？（2）使用物理地址訪問Cache時，物理地址應(yīng)劃分成哪幾個字段？要求

說明每個字段的位數(shù)及在物理地址中的位置。

（3）虛擬地址001C60H所在的頁面是否在主存中？若在主存中，則該虛擬地址對應(yīng)

的物理地址是什么？訪問該地址時是否Cache命中？要求說明理由。

（4）假定為該機配置一個4路組相聯(lián)的TLB共可存放8個頁表項，若其當(dāng)前內(nèi)容（十

六進制）如題44-c圖所示，則此時虛擬地址024BACH所在的頁面是否存在主存中？要求

說明理由。

一、單項選擇題

12.D?？疾橛嬎銠C的性能指標。

MFLOPS指每秒百萬條浮點數(shù)運算。

13.Ao考查浮點數(shù)的表示。

X的二進制表示為-1000.01=-1.00001x211,根據(jù)IEEE754,標準隱藏最高位的“1”，

又E-127=3,所以E=130=10000010B,還因數(shù)據(jù)存儲順序為1位數(shù)符+8位階碼（含階符）

+23位尾數(shù)。

故，F(xiàn)R1內(nèi)容為1100000010000010000000000000000000

即，11000001000001000000000000000000=C104000H?

14.Bo考查隨機存取存儲器。

隨機存取方式是指存儲器的任何一個存儲單元的內(nèi)容都可以存取，而且存取時間與存儲

單元的物理位置無關(guān)。選項A、C、D均采用隨機存取方式，CD-ROM即光盤，采用串行存

取方式。

15.D?？疾榇鎯ζ鞯木幹?。

按字節(jié)編址，64MB的主存地址空間，MAR的尋址范圍是64M,故而是26位，而實

際的主存的空間不能代表MAR的位數(shù)。

16.Ao考查尋址方式。

間接尋址不需要寄存器，EA=（A）。基址尋址：EA=A+基址寄存器內(nèi)同；相對尋址：EA

=A+PC內(nèi)容；變址尋址：EA=A+變址寄存器內(nèi)容。

17.C,考查條件轉(zhuǎn)移指令。

無符號整數(shù)比較A>B的情況，bgt指令會將兩個無符號數(shù)進行比較，也就是將A和B

相減。A-B無進位/借位，也不為0（為0時表示兩數(shù)相同），故而CF和ZF均為0。

18.D?？疾橹噶盍魉€的優(yōu)化。

指令定長、對齊、僅Load/Store指令訪存，以上3個都是RISC的特征，使取指令、

取操作數(shù)操作簡化且時間長度固定，能夠有效地簡化流水線的復(fù)雜度。

19.C?？疾橹噶钪芷凇?/p>

A由于沒有采用指令預(yù)取技術(shù)，故而取指令要訪存；B時鐘周期對指令是不可分割的；

C空指令能夠使PC寄存器自動加1,故而不正確；D在指令執(zhí)行結(jié)束時刻，CPU查詢是否

有中斷請求，故而可能被中斷。

20.Co考查總線的特點。

數(shù)據(jù)線可能傳輸指令，當(dāng)取指令時，指令便是在數(shù)據(jù)線上傳輸?shù)?；操作?shù)顯然在數(shù)據(jù)線

上傳輸。中斷類型號是用以指出中斷向量地址的，CPU響應(yīng)中斷請求后，將中斷應(yīng)答信號

(INTR)發(fā)回到數(shù)據(jù)總線上，CPU從數(shù)據(jù)總線上讀取中斷類型號后，就可以通過這個中斷

類型號在中斷向量表上找到該設(shè)備的中斷服務(wù)程序入口地址，轉(zhuǎn)入中斷服務(wù)程序，而握手(應(yīng)

答)信號應(yīng)該在通信總線上傳輸。

21.D?考查中斷屏蔽字。

高優(yōu)先級置0表示可被中斷，比該中斷優(yōu)先級低(相等)的置1表示不可被中斷，只

能屏蔽L3和其自身。

22.Co考查程序查詢方式。

每秒200次查詢，每次500個時鐘周期，則每秒最少占用200x500=100000個時鐘

周

期，占CPU時間比為100000-50M=0.20%o

二、綜合應(yīng)用題

43.解答:

(1)134=128+6=100001106,所以X的機器數(shù)為10000110B,故R1的內(nèi)容為86H。

246=255-9=11110110B,所以y的機器數(shù)為11110110B。x-y：10000110+0000

1010=(0)10010000,括弧中為加法器的進位，故R5的內(nèi)容為90H。

x+y：10000110+11110110=(1)01111100,括弧中為加法器的進位，故R6的內(nèi)容為

7cH。

(2)m的機器數(shù)與x的機器數(shù)相同，皆為86H=10000110B,解釋為帶符號整數(shù)m(用

補碼表示)時，其值為-1111010B=-122o

m-n的機器數(shù)與x-y的機器數(shù)相同，皆為90H=10010000B,解釋為帶符號整數(shù)k1(用

補碼表示)時，其值為-1110000B52。

(3)能。n位加法器實現(xiàn)的是模2n無符號整數(shù)加法運算。對于無符號整數(shù)a和b,a+b

可以直接用加法器實現(xiàn)，而a-b可用a加b的補數(shù)實現(xiàn)，即a-b=a+卜b］補(mod2n),所

以n位無符號整數(shù)加/減運算都可在n位加法器中實現(xiàn)。

由于帶符號整數(shù)用補碼表示，補碼加/減運算公式為：自+切補=同補+同補（mod2n）,

自七］補=［司補+卜切補（mod2n）,所以n位帶符號整數(shù)加/減運算都可在n位加法器中實現(xiàn)。

（4）帶符號整數(shù)加/減運算的溢出判斷規(guī)則為：若加法器的兩個輸入端（加法）的符號

相同，且不同于輸出端（和）的符號，則結(jié)果溢出，或加法器完成加法操作時，若次高位的

進位和最高位的進位不同，則結(jié)果溢出。

最后一條語句執(zhí)行時會發(fā)生溢出。因為10000110+11110110=（1）01111100,括弧中

為加法器的進位，根據(jù)上述溢出判斷規(guī)則，可知結(jié)果溢出。

44.解答：

（1）虛擬地址為24位，其中高12位為虛頁號。物理地址為20位，其中高8位為物

理頁號。

（2）20位物理地址中，最低5位為塊內(nèi)地址，中間3位為Cache行號，高12位為標

JAo

（3）在主存中。虛擬地址001C60H=000000000001110001100000B,故虛頁號為

000000000001B,查看000000000001B=001H處的頁表項，由于對應(yīng)的有效位為1,

故虛擬地址001C60H所在的頁面在主存中。

頁表001H處的頁框號（物理頁號）為04H=00000100B,與頁內(nèi)偏移110001100000B

拼接成物理地址：00000100110001100000B=04C60H?

對于物理地址00000100110001100000B,所在主存塊只能映射到Cache的第3行

（即第011B行）；由于該行的有效位=1,標記（值為105H）￥04cH（物理地址高12位），

故訪問該地址時Cache不命中。

（4）虛擬地址024BACH=000000100100101110101100B,故虛頁號為00000010

0100B；由于TLB只有8/4=2個組，故虛頁號中高11位為TLB標記，最低1位為TLB組

號，它們的值分別為00000010010B（即012H）和0B,因此，該虛擬地址所對應(yīng)物理頁

面只可能映射到TLB的第0組。

由于組0中存在有效位=1、標記=012H的項，所以訪問TLB命中，即虛擬地址024BACH

所在的頁面在主存中。

2012年計算機統(tǒng)考——計算機組成原理部分

?、單項選擇題

12.假定基準程序A在某計算機上的運行時間為100秒，其中90秒為CPU時間，其

余為I/O時間。若CPU速度提高50%,I/O速度不變，則運行基準程序A所耗費的時間是。

A.55秒B.60秒C.65秒D.70秒

13.假定編譯器規(guī)定int和short型長度分別為32位和16位，執(zhí)行下列C語言語句：

unsignedshortx=65530;

unsignedinty=x;

得到y(tǒng)的機器數(shù)為。

A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH

14.float類型(即IEEE754單精度浮點數(shù)格式)能表示的最大正整數(shù)是。

A.2126-2103B.2127-2104C.2127-2103D.2128-2104

15.某計算機存儲器按字節(jié)編址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int型和short

型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某C語言程序段如下：

struct{

inta;

charb;

shortc;

}record;

record.a=273;

若record變量的首地址為0xC008,則地址0xC008中內(nèi)容及record.c的地址分別為。

A.0x00>OxCOODB.0x00OxCOOE

C.0x11、OxCOODD.0x1KOxCOOE

16.下列關(guān)于閃存(FlashMemory)的敘述中，錯誤的是。

A.信息可讀可寫，并且讀、寫速度一樣快

B.存儲元由MOS管組成，是?種半導(dǎo)體存儲器

C.掉電后信息不丟失，是一種非易失性存儲器

D.采用隨機訪問方式，可替代計算機外部存儲器

17.假設(shè)某計算機按字編址，Cache有4個行，Cache和主存之間交換的塊大小為1

個字。若Cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換策略。訪問的主存

地址依次為048,2,0,6,8,6,4,8時，命中Cache的次數(shù)是。

A.1B.2C.3D.4

18.某計算機的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接

編碼法，共有33個微命令，構(gòu)成5個互斥類，分別包含7、3、12、5和6個微命令，則操

作控制字段至少有。

A.5位B.6位C.15位D.33位

19.某同步總線的時鐘頻率為100MHz,寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個

地址或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線

事務(wù)傳輸128位數(shù)據(jù)所需要的時間至少是。

A.20nsB.40nsC.50nsD.80ns

20.下列關(guān)于USB總線特性的描述中，錯誤的是

A.可實現(xiàn)外設(shè)的即插即用和熱拔插

B.可通過級聯(lián)方式連接多價外設(shè)

C.是一種通信總線，連接不同外設(shè)

D.同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高

21.下列選項中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔ā?/p>

I.I/O接口中的命令字II.I/O接口中的狀態(tài)字HI.中斷類型號

A.僅I、11B.僅I、IIIC.僅II、HID.I、H、HI

22.響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護斷點外，還包括。I.關(guān)

中斷H.保存通用寄存器的內(nèi)容in.形成中斷服務(wù)程序入口地址并送PC

A.僅I、n

二、綜合應(yīng)用題B.僅I、nic.僅n、niD.I、II、in

43.假定某計算機的CPU主頻為80MH乙CPI為4,平均每條指令訪存1.5次，主存

與Cache之間交換的塊大小為16B,Cache的命中率為99%,存儲器總線寬帶為32位。

請回答下列問題。

1）該計算機的MIPS數(shù)是多少？平均每秒Cache缺失的次數(shù)是多少？在不考慮DMA

傳送的情況下，主存帶寬至少達到多少才能滿足CPU的訪存要求？

2）假定在Cache缺失的情況下訪問主存時，存在0.0005%的缺頁率，則CPU平均每

秒產(chǎn)生多少次缺頁異常？若頁面大小為4KB,每次缺頁都需要訪問磁盤，訪問磁盤時DMA

傳送采用周期挪用方式，磁盤I/O接口的數(shù)據(jù)緩沖寄存器為32位，則磁盤I/O接口平均每

秒發(fā)出的DMA請求次數(shù)至少是多少？

3）CPU和DMA控制器同時要求使用存儲器總線時，哪個優(yōu)先級更高？為什么？

4）為了提高性能，主存采用4體低位交叉存儲模式，工作時每1/4個存儲周期啟動一

個體。若每個體的存儲周期為50ns,則該主存能提供的最大帶寬是多少？

44.某16位計算機中，帶符號整數(shù)用補碼表示，數(shù)據(jù)Cache和指令Cache分離。題

44表給出了指令系統(tǒng)中部分指令格式，其中Rs和Rd表示寄存器，mem表示存儲單元地

址，（x）表示寄存器x或存儲單元x的內(nèi)容。

名稱指令的匯編格式指令含義

加法指令A(yù)DDRs.Rd(Rs)+(Rd)->Rd

平/術(shù)/邏輯左移SHLRd2*(Rd)->Rd

算術(shù)右移SHRRd(Rd)Z2->Rd

取數(shù)指令LOADRd?mem(mem)->Rd

存數(shù)指令STORERs,memRs->(mem)

該計算機采用5段流水方式執(zhí)行指令，各流水段分別是取指（IF）,譯碼/讀寄存器（ID）.

執(zhí)行/計算有效地址（EX）、訪問存儲器（M）和結(jié)果寫回寄存器（WB）,流水線采用“按

序發(fā)射，按序完成”方式，沒有采用轉(zhuǎn)發(fā)技術(shù)處理數(shù)據(jù)相關(guān)，并且同一個寄存器的讀和寫操

作不能在同一個時鐘周期內(nèi)進行。請回答下列問題：

1）若int型變量x的值為-513,存放在寄存器R1中，則執(zhí)行指令“SHLR1”后，R1的

內(nèi)容是多少？