計算系統(tǒng)基礎(chǔ)數(shù)字邏輯電路演示文稿

計算系統(tǒng)基礎(chǔ)數(shù)字邏輯電路演示文稿當(dāng)前第1頁\共有78頁\編于星期一\14點（優(yōu)選）計算系統(tǒng)基礎(chǔ)數(shù)字邏輯電路當(dāng)前第2頁\共有78頁\編于星期一\14點ENIAC–細(xì)節(jié)十進(jìn)制18,000個真空管30噸15,000平方英尺140kW5,000次加法/秒當(dāng)前第3頁\共有78頁\編于星期一\14點晶體管取代真空管更小更便宜，由硅制造而成散熱更少1947年Bell實驗室發(fā)明WilliamShockley等人1956年度的諾貝爾物理學(xué)獎當(dāng)前第4頁\共有78頁\編于星期一\14點集成電路采用一定的工藝，把一個電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)所有元件在結(jié)構(gòu)上已組成一個整體——整個電路的體積大大縮小，且引出線和焊接點的數(shù)目也大為減少，從而使電子元件向著微小型化、低功耗和高可靠性方面邁進(jìn)了一大步當(dāng)前第5頁\共有78頁\編于星期一\14點微電子技術(shù)建立在以集成電路為核心的各種半導(dǎo)體器件基礎(chǔ)上的高新電子技術(shù)大規(guī)模集成電路每一單晶硅片上可以集成制作一千個以上的元器件超大規(guī)模集成電路元器件集成度在一萬至十萬以上當(dāng)前第6頁\共有78頁\編于星期一\14點摩爾定律英特爾（Intel）創(chuàng)始人之一GordonMoore集成電路上可容納的晶體管數(shù)目，約每隔18個月便會增加一倍性能提升一倍當(dāng)價格不變時；或者說，每一美元所能買到的電腦性能，將每隔18個月翻兩倍以上揭示了信息技術(shù)進(jìn)步的速度當(dāng)前第7頁\共有78頁\編于星期一\14點使用開關(guān)的簡單電路操縱開關(guān)控制電路的合與開，從而使電燈亮或滅當(dāng)前第8頁\共有78頁\編于星期一\14點MOS晶體管MOS（Metal-OxideSemiconductor，金屬氧化物半導(dǎo)體）晶體管兩種類型：P型和N型邏輯上起到開關(guān)的作用當(dāng)前第9頁\共有78頁\編于星期一\14點N型MOS晶體管三個終端如果柵極被加以3.3伏電壓，從源極到漏極的連接就相當(dāng)于一段電線，即：在源極和漏極之間存在一個閉合回路，即導(dǎo)通如果柵極被加以0伏電壓，在源極和漏極之間的連接就被斷開，在源極和漏極之間存在一個斷路，即截止當(dāng)前第10頁\共有78頁\編于星期一\14點P型MOS晶體管工作原理與N型晶體管恰恰相反當(dāng)給柵極提供的電壓為0伏時，P型晶體管像一段電線，構(gòu)成閉合回路當(dāng)所提供的電壓為3.3伏時，就出現(xiàn)斷路當(dāng)前第11頁\共有78頁\編于星期一\14點門電路只使用MOS晶體管，就可以構(gòu)建最基本的門電路與門、或門、非門實現(xiàn)與、或、非邏輯運(yùn)算的晶體管電路當(dāng)前第12頁\共有78頁\編于星期一\14點反相器(非門)柵極連在一起，作為輸入端；漏極連在一起，作為輸出端；PMOS管的源極接電源正極；NMOS管的源極接地當(dāng)前第13頁\共有78頁\編于星期一\14點當(dāng)前第14頁\共有78頁\編于星期一\14點非門符號表示ANSI/IEEEStd91-1984IEEEStandardGraphicSymbolsforLogicFunctions形狀特征型符號IEC60617-12InternationalElectrotechnicalCommission，國際電工委員會，GraphicalSymbolsforDiagrams-Part12:BinaryLogicElements矩形國標(biāo)符號

1當(dāng)前第15頁\共有78頁\編于星期一\14點或非

門頂部串聯(lián),底部并聯(lián).CAB當(dāng)前第16頁\共有78頁\編于星期一\14點或非

門P型N型P型N型A=0B=0C=1P型N型P型N型A=0B=1C=0P型N型P型N型A=1B=1C=0當(dāng)前第17頁\共有78頁\編于星期一\14點或非門符號表示ANSI/IEEEStd91-1984形狀特征型符號IEC60617-12矩形國標(biāo)符號1當(dāng)前第18頁\共有78頁\編于星期一\14點或門=在或非門輸出端增加一個反相器當(dāng)前第19頁\共有78頁\編于星期一\14點或門符號表示ANSI/IEEEStd91-1984形狀特征型符號IEC60617-12矩形國標(biāo)符號1當(dāng)前第20頁\共有78頁\編于星期一\14點非與門頂部并聯(lián),底部串聯(lián).CAB當(dāng)前第21頁\共有78頁\編于星期一\14點與門在非與門后增加反相器.當(dāng)前第22頁\共有78頁\編于星期一\14點與非門/與門符號表示ANSI/IEEEStd91-1984形狀特征型符號IEC60617-12矩形國標(biāo)符號&&當(dāng)前第23頁\共有78頁\編于星期一\14點德摩根定律A

OR

B=NOT（NOTAANDNOTB）AB001110011001100101110001當(dāng)前第24頁\共有78頁\編于星期一\14點德摩根定律AandB=not((notA)or(notB))當(dāng)前第25頁\共有78頁\編于星期一\14點兩個以上輸入的門有N個輸入的與門僅當(dāng)所有的輸入變量都為1時，輸出才為1；只要有一個輸入為0結(jié)果就為0有N個輸入的或門只要任意一個輸入變量為1輸出就為1；也就是說，僅當(dāng)所有的輸入變量都為0時輸出才為0當(dāng)前第26頁\共有78頁\編于星期一\14點3個輸入的與門&&&&&ABCDACBDABCD當(dāng)前第27頁\共有78頁\編于星期一\14點組合邏輯電路邏輯結(jié)構(gòu)兩種基本類型能夠存儲信息，不能存儲信息不能存儲信息的邏輯結(jié)構(gòu)，“判定元件”，組合邏輯結(jié)構(gòu)它們的輸出僅由當(dāng)前輸入值的組合決定，不由任何過去存儲在其中的信息所決定，因為信息不能被存儲在組合邏輯電路中組合邏輯結(jié)構(gòu)主要用于處理信息，如譯碼器，多路選擇器，全加法器當(dāng)前第28頁\共有78頁\編于星期一\14點譯碼器通常，譯碼器有n個輸入，2n個輸出只有一個輸出為1，其他全為0輸出為邏輯1的是對應(yīng)于要被檢測的輸入組合被檢測的輸入組合的輸出為1，所有其他的輸出則為0當(dāng)前第29頁\共有78頁\編于星期一\14點譯碼器n=2在輸入A和B的四種可能的組合中，在任意時刻，只有一個輸出為1當(dāng)前第30頁\共有78頁\編于星期一\14點譯碼器n=2ABC1C2C3C4001000010100100010110001C1C2C3C4當(dāng)前第31頁\共有78頁\編于星期一\14點多路選擇器多路選擇器的功能就是選擇一個輸入連接到輸出由選擇信號決定由哪個輸入連接到輸出一般說來，一個多路選擇器由n條選擇線和2n個輸入組成當(dāng)前第32頁\共有78頁\編于星期一\14點多路選擇器n=1當(dāng)前第33頁\共有78頁\編于星期一\14點多路選擇器n=24-1選擇器:取決于S的值（00,01,10,11），輸出為A,B,C或D的值當(dāng)前第34頁\共有78頁\編于星期一\14點多路選擇器n=1當(dāng)前第35頁\共有78頁\編于星期一\14點全加法電路兩個n位操作數(shù)的某一列進(jìn)行二進(jìn)制加法真值表當(dāng)前第36頁\共有78頁\編于星期一\14點全加法電路當(dāng)前第37頁\共有78頁\編于星期一\14點兩個4位二進(jìn)制數(shù)的加法電路圖7.13的電路圖7.13的電路圖7.13的電路圖7.13的電路0A0B0S0C1S1C2A1B1S2C3A2B2A3B3S3C4當(dāng)前第38頁\共有78頁\編于星期一\14點可編程邏輯陣列可編程邏輯陣列（ProgrammableLogicArray，PLA）可以實現(xiàn)任意邏輯函數(shù)的通用組件由一組與門（被稱為與陣列），以及其后的一組或門（被稱為或陣列）組成對于有n個輸入的邏輯函數(shù)，PLA將包括2n個與門，每個與門有n個輸入通過對與門的輸出與或門的輸入連接進(jìn)行編程，來實現(xiàn)希望實現(xiàn)的邏輯函數(shù)當(dāng)前第39頁\共有78頁\編于星期一\14點邏輯完備性邏輯完備性（logicalcompleteness）任意邏輯函數(shù)都可以通過一個PLA來實現(xiàn)，而PLA只由與門、或門和非門組成對于任意邏輯函數(shù)，只要提供足夠多的與門、或門、非門，就可以實現(xiàn)門集合{與、或、非}在邏輯上是完備的不需要使用任何其他種類的門就可以實現(xiàn)任何一個真值表的電路當(dāng)前第40頁\共有78頁\編于星期一\14點可編程邏輯陣列n=3如果用A、B、C分別表示ai，bi和carryi，用X表示Si，用Y表示Ci+1，如何連接，就可以得到全加法器電路？當(dāng)前第41頁\共有78頁\編于星期一\14點可編程邏輯陣列使用PLA實現(xiàn)邏輯函數(shù)，不需要任何其他種類的門就可以實現(xiàn)，但是門的數(shù)目可能很大當(dāng)前第42頁\共有78頁\編于星期一\14點PLAPLA實現(xiàn)描述為：ABSC00000100100111010010011110101111SC當(dāng)前第43頁\共有78頁\編于星期一\14點PLAPLA實現(xiàn)描述為：ABSC00000100100111010010011110101111只需要2個與門和一個或門！當(dāng)前第44頁\共有78頁\編于星期一\14點邏輯函數(shù)表示邏輯函數(shù)可以被表示為真值表邏輯表達(dá)式邏輯電路當(dāng)前第45頁\共有78頁\編于星期一\14點基本存儲元件譯碼器、多路選擇器和全加法器：不能存儲信息的邏輯結(jié)構(gòu)能夠存儲信息的邏輯結(jié)構(gòu)R-S鎖存器門控D鎖存器寄存器當(dāng)前第46頁\共有78頁\編于星期一\14點R-S鎖存器工作原理：R：“reset”or“clear”S：“set”“靜止?fàn)顟B(tài)”，S=R=1當(dāng)前第47頁\共有78頁\編于星期一\14點S=0，R=1存儲1011100S=1，R=1，a的值不變——存儲1111100當(dāng)前第48頁\共有78頁\編于星期一\14點S=1，R=0存儲0——清空100011S=1，R=1，a的值不變——存儲0110011當(dāng)前第49頁\共有78頁\編于星期一\14點R-S鎖存器R=S=1靜止?fàn)顟B(tài)S=0,R=1設(shè)置為1R=0,S=1設(shè)置為0R=S=0取決于組成門的晶體管的電子特性而不是取決于被操作的邏輯值當(dāng)前第50頁\共有78頁\編于星期一\14點門控D鎖存器對R-S鎖存器何時設(shè)置、何時清空進(jìn)行控制兩個輸入:D(data)和WE(writeenable)WE=1,輸出=DS=NOT(D),R=DWE=0,存儲D的值S=R=1當(dāng)前第51頁\共有78頁\編于星期一\14點寄存器將多位數(shù)據(jù)存儲于一個獨(dú)立單元的結(jié)構(gòu)使用一組門控D鎖存器，WE共享WE=1,n位D的值被寫入寄存器當(dāng)前第52頁\共有78頁\編于星期一\14點存儲器內(nèi)存由一定數(shù)量（通常很多）的單元組成，每一個單元可被唯一識別，每一個單元都有存儲一個數(shù)值的能力把和每一個單元聯(lián)系在一起的唯一的標(biāo)識符看作是它的地址把存儲在每一個單元中的信息的位數(shù)看作為它的尋址能力“4GB”，4G表示約40億個存儲單元，每個單元包含一個字節(jié)的信息（B，byte，字節(jié)，表示8個比特）當(dāng)前第53頁\共有78頁\編于星期一\14點存儲器???k=2n單元m

位地址空間:單元數(shù)量

(通常2n)尋址能力:每個單元的位數(shù)

(通常，字節(jié)可尋址)當(dāng)前第54頁\共有78頁\編于星期一\14點地址空間唯一可識別的單元總數(shù)存儲單元的識別：二進(jìn)制地址使用n位地址，能夠唯一識別出2n個單元“4GB”：包含約40億個唯一可識別的存儲單元，232，4294967296210，1024，1K220，1M230，1G當(dāng)前第55頁\共有78頁\編于星期一\14點尋址能力存儲在每個單元中的位數(shù)“4GB”，每個單元包含1個字節(jié)（8位）大多數(shù)的存儲器，字節(jié)可尋址大多數(shù)計算機(jī)獲得的原始操作數(shù)據(jù)，是鍵盤上鍵入的某個字符（8位ASCII碼）字節(jié)可尋址——每個ASCII碼在存儲器中占用一個單元當(dāng)前第56頁\共有78頁\編于星期一\14點一個42的存儲器2根地址線:A[1:0]2根數(shù)據(jù)線:D[1:0]

一根控制線:WE門控D鎖存器當(dāng)前第57頁\共有78頁\編于星期一\14點22

x2地址譯碼器字選擇線字WE地址WE輸入位輸出位當(dāng)前第58頁\共有78頁\編于星期一\14點寫/存儲D[1]WEA[1:0]D[0]Q[1]Q[0]110000011001010&&&&&&&&&&&&&&&&&&&&11當(dāng)前第59頁\共有78頁\編于星期一\14點讀D[1]WEA[1:0]D[0]Q[1]Q[0]0100000100010&&&&&&&&&&&&&&&&&&&&111010當(dāng)前第60頁\共有78頁\編于星期一\14點SRAMSRAM（StaticRandomAccessMemory，靜態(tài)隨機(jī)訪問存儲器）結(jié)構(gòu)相對簡單“靜態(tài)”：只要給它供電，其內(nèi)部數(shù)據(jù)就不會丟失，可以一直保存“隨機(jī)訪問”：可以以任意順序訪問，而不必關(guān)心前一次訪問的是哪一個單元當(dāng)前第61頁\共有78頁\編于星期一\14點時序邏輯電路當(dāng)前第62頁\共有78頁\編于星期一\14點時序邏輯電路不只根據(jù)現(xiàn)在的輸入，而且基于之前發(fā)生的事（非常重要）做判定可用來實現(xiàn)一種非常重要的被稱為有限狀態(tài)機(jī)的機(jī)制有限狀態(tài)機(jī)可被用作電子系統(tǒng)、機(jī)械系統(tǒng)、航空系統(tǒng)等的控制器當(dāng)前第63頁\共有78頁\編于星期一\14點時序邏輯電路簡圖輸出既取決于當(dāng)前的輸入，也取決于存儲在存儲元件中的值，而存儲在存儲元件中的值則反映了之前發(fā)生的歷史情況組合邏輯電路存儲元件輸出輸入當(dāng)前第64頁\共有78頁\編于星期一\14點電話應(yīng)答機(jī)可以根據(jù)響鈴的次數(shù)（如3次），決定是否開啟錄音機(jī)錄音電話應(yīng)答機(jī)的輸出（是否開啟錄音機(jī)）不僅僅取決于當(dāng)前的輸入（是否響鈴），還取決于這次輸入（響鈴）之前的一系列輸入（已經(jīng)響過2次鈴）——時序邏輯結(jié)構(gòu)當(dāng)前第65頁\共有78頁\編于星期一\14點狀態(tài)的概念一個系統(tǒng)的狀態(tài)，是在某一特定時刻，系統(tǒng)內(nèi)所有相關(guān)部分的一個瞬態(tài)圖電話應(yīng)答機(jī)的4個狀態(tài)：A．不開啟錄音機(jī)，還未響鈴；B．不開啟錄音機(jī)，但已響鈴1次；C．不開啟錄音機(jī)，但已響鈴2次；D．開啟錄音機(jī)。這4種情況分別被標(biāo)記為A、B、C和D，每一種情況都被稱為應(yīng)答機(jī)的一種狀態(tài)當(dāng)前第66頁\共有78頁\編于星期一\14點計算“int”字符串出現(xiàn)次數(shù)該問題可以使用狀態(tài)描述如下：0、計數(shù)器不變，還未遇到“i”；1、計數(shù)器不變，但已遇到“i”；2、計數(shù)器不變，但已遇到“in”；3、計數(shù)器加1。共有四種可能的狀態(tài)當(dāng)前第67頁\共有78頁\編于星期一\14點有限狀態(tài)機(jī)存儲元件容量是有限的，所以狀態(tài)的數(shù)目必須是有限的通常，使用有限狀態(tài)機(jī)來描述系統(tǒng)的行為有限狀態(tài)機(jī)由5個元素組成：有限數(shù)目的狀態(tài)；有限數(shù)目的外部輸入；有限數(shù)目的外部輸出；明確定義的所有狀態(tài)轉(zhuǎn)換；明確定義的每個外部輸入值的決定因素。當(dāng)前第68頁\共有78頁\編于星期一\14點狀態(tài)圖有限狀態(tài)機(jī)可以通過被方便的表示出來一組圓（每一個圓對應(yīng)于一個狀態(tài)），和一些狀態(tài)之間的一組連接弧線（每條連接弧線被畫為一個箭頭）每一條弧線確定一個狀態(tài)的轉(zhuǎn)換每條弧線的箭頭說明系統(tǒng)從哪一個狀態(tài)來，要到哪一個狀態(tài)去把來的狀態(tài)稱為當(dāng)前狀態(tài)，要去的狀態(tài)稱為下一個狀態(tài)當(dāng)前第69頁\共有78頁\編于星期一\14點計算“int”字符串出現(xiàn)次數(shù)由4個狀態(tài)組成，有10個狀態(tài)轉(zhuǎn)換外部輸入是讀到的字符下一個狀態(tài)是由當(dāng)前狀態(tài)和當(dāng)前的外部輸入的組合決定的系統(tǒng)的輸出為計數(shù)器的值：當(dāng)系統(tǒng)的狀態(tài)是0、1和2時，計數(shù)器不變；當(dāng)系統(tǒng)的狀態(tài)是3時，計數(shù)器加10n123ti除i之外除n、i之外i除t、i之外除i之外ii當(dāng)前第70頁\共有78頁\編于星期一\14點下一個狀態(tài)是由當(dāng)前狀態(tài)和當(dāng)前的外部輸入的組合決定的。系統(tǒng)的輸出值僅由系統(tǒng)的當(dāng)前狀態(tài)決定，或者由當(dāng)前狀態(tài)和當(dāng)前的外部輸入的組合決定。當(dāng)前第71頁\共有78頁\編于星期一\14點電話應(yīng)答機(jī)外部的輸入是響鈴，0表示在規(guī)定的時間內(nèi)不再響鈴從每一個狀態(tài)出去的弧線可能有多條，分別表示不同的輸入到達(dá)的狀態(tài)輸出與每個狀態(tài)相關(guān)，應(yīng)答機(jī)的輸出為是否錄音，在狀態(tài)A、B和C，不錄音，在狀態(tài)D，錄音A響鈴