便攜式腦電采集處理系統(tǒng)的設(shè)計與實現(xiàn)

第十一屆中國研究生電子設(shè)計競賽技術(shù)論文論文題目：便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)DesignandImplementationofaPortableSignalsAcquisitionandProcessingSystem參賽單位：西京學(xué)院隊伍名稱：XXCS指導(dǎo)老師：邱力軍完成時間：2016618目錄摘 要 1ABSTRACT 2第1章引言 3研究背景和意義 3有關(guān)腦電信號的分類 4自發(fā)腦電 4誘發(fā)腦電 4第2章方案設(shè)計與論證 6系統(tǒng)方案設(shè)計論證 6系統(tǒng)方案設(shè)計 7第3章系統(tǒng)硬件設(shè)計 8前置主放大電路 8濾波器 9高通濾波器 950HZ帶通濾波器 錯誤未定義書簽。低通濾波器 錯誤未定義書簽。后置隔離放大電路 錯誤未定義書簽。A/D轉(zhuǎn)換電路 錯誤未定義書簽。電路仿真 錯誤未定義書簽。放大電路模塊仿真 錯誤未定義書簽。濾波電路模塊仿真 錯誤未定義書簽。濾波電路模塊仿真 錯誤未定義書簽。FPGA配置電路 14SDRAM存儲電路 14FLASH存儲器電路 15USB接口電路 16第4章系統(tǒng)軟件設(shè)計 錯誤未定義書簽。FPGA程序 錯誤未定義書簽。USB驅(qū)動程序 錯誤未定義書簽。PC機應(yīng)用程序 錯誤未定義書簽。TFT控制器FTIP核 16腦電波顯示程序 16第5章系統(tǒng)功能實現(xiàn) 錯誤!未定義書簽。運行程序 216采集信號 22波形測量 23波幅測量 23頻率測量 23數(shù)據(jù)處理 24地形圖 25棘波圖 26壓縮譜陣 265.4.3生成報告 27第6章總結(jié)與展望 錯誤未定義書簽。技術(shù)總結(jié) 28創(chuàng)新點 286.3展望 29參考文獻 30第十一屆中國研究生電子設(shè)計競賽第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)摘 要人體生理與病理信息，通過對EEG信號的研究,可以了解神經(jīng)細(xì)胞電活動與人體生理心理狀態(tài)之間的關(guān)系。針對常規(guī)腦電圖機體型較大,攜帶不方便,對操作要求過于專業(yè)且導(dǎo)聯(lián)數(shù)較EEG信號研究的基礎(chǔ)上設(shè)計了Windows系統(tǒng)下實現(xiàn)對EEG信號進行實時采集、分析處理、顯示和存儲的EEGEEG信號研究的發(fā)展趨勢，滿足現(xiàn)代在臨床之外對EEG信號研究提出的新要求。系統(tǒng)設(shè)計包括：設(shè)計了EEG信號的放大和濾波電路。主要包括前置放大器，高、低通濾波器、50HZ帶通濾波器，后置放大器的電路設(shè)計。設(shè)計了EEGFPGA過放大、濾波、隔離之后，采用AD7920作為A/D轉(zhuǎn)換器進行采樣。經(jīng)過數(shù)FIFO緩存，然后在FPGA控制下經(jīng)過USBPCPCUSB接口接收的腦電數(shù)據(jù)并繪制腦電波形圖，根據(jù)波形數(shù)據(jù)進行相關(guān)分析等功能。設(shè)計了信號采集處理軟件對USB接口送來的數(shù)據(jù)進行分析處理,并將處PC統(tǒng)，可以對用戶信息和腦電信號進行存儲和編輯等操作。關(guān)鍵詞：EEG信號；FPGA；電路；程序1便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)ABSTRACTEEGistheelectrophysiologicalactivityofnervecellsinthecerebralcortexandthescalpsurfacephenomena.Asakindofbioelectricitysignal,EEGsignalcontainsrichinhumanphysiologicalandpathologicalinformation,throughthestudyofEEGsignals,totherelationshipbetweenunderstandingtheelectricalactivitiesofnervecellsandhumanphysiologicalandpsychologicalstate.AdvantagesforroutineEEGmachinesizeislarger,carryconvenient,requestforthe operation is too professional and lead many to use problems and shortcomings.WeintheanalysisofcurrentstudyEEGsignalsbasedonthedesignedacanintheWindowsXPtorealizetheEEGsignalreal-timeacquisition,analysisandprocessing,displayandstorageofEEGprocessingsystem.Systemhasgoodreal-timeperformance, friendly interface, simple operation and information convenient.WiththedevelopingtrendofthestudyofEEGsignal,meetthenewrequirementsofmodernintheclinicalstudyofEEGsignalisproposed.Systemdesignincludes:DesignedtheEEGsignalamplificationandfiltercircuit,mainlyincludingpre-amplifier,high,lowpassfilter,50HZband-passfilter,therearamplifiercircuitdesign.EEGsignalacquisitioncontrolcircuitisdesigned.ByusingFPGAasthecoreprocessor,EEGsignalafteramplification,filtering,isolationafterthead7920asa/Dconvertersampling.EEGsignalsprocessedbythedigitalfilterintoFIFObuffer,andthenintheFPGAcontrolsystemthroughtheUSBinterfacetotransmittothePC,PCDesignapplicationprograminPCtoUSBinterfacereceivestheEEGdataanddrawthebrainwavepatternandaccordingtothewaveformdataofcorrelationanalysisandotherfunctions.DesignthesignalacquisitionandprocessingsoftwareoftheUSBinterfaceissentthedataforprocessingandanalysis,andtheresultswillbedisplayedonscreen, in order to facilitate the effectivemanagement of information, designinformationmanagementsystemcantotheuserinformationandtheEEGofstorageandeditingoperation.KEYWORDS:EEG；FPGA；Circuit；Program2便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)第1章引言+PC機的模式,底層腦性差。研究背景和意義EEG是通過電極記錄下來的腦細(xì)胞群的自發(fā)性、節(jié)律性電活動,將腦細(xì)胞電EEG是通過電極記錄下來的腦細(xì)胞群的自發(fā)性、節(jié)律性電活動,將腦細(xì)胞電EEGEEGEEG信號分析只能采取目視分析，由于EEG信號非常微弱，并且極不穩(wěn)定，僅靠目視分析很難在復(fù)雜的EEG信號中提取出有意義的信號，得出有意義的結(jié)論。隨著電子科學(xué)技術(shù)的發(fā)展，EEG信號的采集和分析越來越精確，從當(dāng)初的1導(dǎo)聯(lián)，發(fā)展到今天1664導(dǎo)聯(lián)，甚至256EEG的頻譜分析、腦電地形圖等多種方式。3便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)EEG信號的分類所以點活動較易觀察到，而人正是通過這些電活動來完成各種生理機能。EEGEEGEEG，它已成為腦電生理研究和臨床應(yīng)用的最主要兩種手段。EEGEEG活動的頻率和振幅是不同的。用電極提取這種電位波形并加以記錄，得到的波形就是自發(fā)EEG。從頭皮EEG10-50uV0.5-30HzEEGEEG信號分[]δ0.5-4Hz10-20uδδθ4—8Hz20-40uV樞神經(jīng)系統(tǒng)抑制狀態(tài)的表現(xiàn)，一般困倦或精神抑郁時出現(xiàn)。α8—12Hz10-100uV基本節(jié)律，α波在各腦區(qū)都會出現(xiàn)，其中以頂枕部最為明顯，并且左右對稱。安靜及閉眼時出現(xiàn)最多。β12—30Hz5-30u意力集中或情緒緊張時出現(xiàn)較多。根據(jù)以上EEG節(jié)律在采集信號時決定電極的擺放位置。1.2.1誘發(fā)EEGEEGEEG。誘發(fā)EEG是人體的神經(jīng)中樞在受到刺激時的生物電活動產(chǎn)生4便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)有一定的指導(dǎo)意義，與自發(fā)有一定的指導(dǎo)意義，與自發(fā)EEG信號相比，誘發(fā)EEG信號更加微弱，幅度只有0.1-10uEEG5便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)2方案設(shè)計與論證EEGEEGEEGEEGEEG在提取過程中極易受到環(huán)境中的各種干擾，這勢必造成提取信號中含有噪聲，EEG1:10000EEG的幅值屬于微伏級；EEG范圍一般在0.5～35Hz[2，5]。這使得放大器的低頻截止頻率的選擇非常困難，當(dāng)EEGEEG系統(tǒng)設(shè)計方案論證結(jié)合現(xiàn)有腦電研究技術(shù)的發(fā)展趨勢，本設(shè)計采用FPGA芯片作為核心處理DSP形并對應(yīng)進行記錄。DSP芯片外，還有FPGAARMFPGA具有很對于一些較為成型的算法,FPGADSP方面，AlteraDSPBuilderMatlab結(jié)合對自己設(shè)計的算法進行前期仿真,FPGADSP結(jié)合現(xiàn)有腦電研究技術(shù)的發(fā)展趨勢，本設(shè)計采用FPGA芯片作為核心處理DSP形并對應(yīng)進行記錄。6便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)系統(tǒng)設(shè)計方案本設(shè)計方案最終采用以為核心的數(shù)據(jù)采集、顯示、傳輸并最終通過EEGEEG2-1系統(tǒng)整體框圖所示：人頭人頭FLASHSDRAM電腦A/D電路 電路 電路路轉(zhuǎn)換電USBFPGALEDTFT圖2-1系統(tǒng)整體框圖三種外圍設(shè)備的傳輸控制。7便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)第3章第3章系統(tǒng)硬件設(shè)計EEGFPGA數(shù)字系統(tǒng)電路。EEG信號幅度小，不穩(wěn)定，極易湮沒在噪聲里，EEG信號采集處理電路設(shè)信號隔離電路等。FPGA數(shù)字系統(tǒng)電路主要是指FPGA系統(tǒng)板以及USB接口電路等外圍接口電路?；居布到y(tǒng)結(jié)構(gòu)如圖3-1后微前高置弱置低放電腦放通大極電大濾隔信電波離號路器電路A/D轉(zhuǎn)換電路FPGAA/D轉(zhuǎn)換電路FPGA系統(tǒng)前置放大電路著空間電磁場引起的差模干擾以及因為測量電路不對稱而由共模干擾轉(zhuǎn)化而來的差模干擾，這些干擾主要以50Hz的工頻干擾出現(xiàn)。INA143C18便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)R1EEG3-2270003-2所示：R2R2100mΩ47U6brain5ears381281176INA128P133812C17U512High-passfilter6456R1INA128UA451kΩ370uF97183R324kΩ2R4U1Floatingpowercommon1062OP37GZ24kΩ4圖圖3-2 前置主放大電路圖濾波器濾波器包括一個高通濾波器、一個二階低通濾波器、一個50HZ的帶通波器。高通濾波器設(shè)計高通濾波器主要是濾除電路中的直流成分，我們設(shè)計容阻耦合電路，即RC電路防止基線漂移。因為EEG信號的下限頻率0.5Hz，為了不損失其低頻分量，濾波器的截止頻率設(shè)為0.3Hz，電路原理圖如圖3-3所示：vccVCC+input

C435910nF

C3910nF4

vcc

8outputR231.6kΩ

1 R331.6kΩ

6vcc5V

TLC2252AIPvccR5R1 C1

nC216kΩ

910nF

910nF 7R4

8 U2B5 TLC2252AIP2 725.5kΩ 60 49便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖3-3高通濾波電路圖50HZ帶通濾波器EEG0.0001系統(tǒng)中，限制干擾和噪聲比放大信號更有意義。通常說的50Hz工頻干擾實際上頻率并不僅僅是50Hz，50Hz的整數(shù)倍諧波頻率的干擾也不能忽視，其幅值50Hz50.5Hz帶阻濾波器[2，8]。電路如圖3-4所示：4C14C11C221mΩ8U1B5input47uF56uF67TLC2252AID4output3R21mΩR401mΩ5R31mΩ圖3-4 50Hz帶通濾波電路圖低通濾波器低通濾波器擔(dān)負(fù)著抑制廣譜噪聲和數(shù)模轉(zhuǎn)換之前的抗混疊雙重任務(wù)。本系EEGEEG3-5所示：10便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)00C2C103 R12R31Input 1mΩ1mΩ6Output5C30R4VCCVCCR2圖3-5 低通濾波電路圖后置隔離放大電路EEGmV2000~100005~103-6所示。5R110Ω0。4 R2

。5V8 VCC+3 2 Res 3 31input

10Ω

2 TLC2252AID4VCC

outputVCC-1R20 500kΩ50% Key=AA/D轉(zhuǎn)換電路

圖3-6 后置隔離放大電路1第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)A/D轉(zhuǎn)換電路直接決定著系統(tǒng)的采集精度，采用高分辨率的A/D轉(zhuǎn)換器可以降低運算過程中引入的誤差，對腦電信號的細(xì)節(jié)采樣效果也越佳。選用AD7920為核心設(shè)計A/D采樣電路。AD7920采用2.35V至5.25V單電源供電，最高數(shù)據(jù)吞吐量達250kSPS。其內(nèi)置一個低噪聲、寬帶寬采樣/保持放大器，A/D轉(zhuǎn)換及導(dǎo)聯(lián)切換電路圖如圖3-7所示：

圖3-7 系統(tǒng)的A/D轉(zhuǎn)換及導(dǎo)聯(lián)切換電路圖放大電路模塊仿真Multisim12.01500050μV，50Hz1V，結(jié)果（3-8）：12第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖3-8放大電路模塊仿真圖濾波電路模塊仿真利用Matlab2010軟件對濾波電路模塊和同類產(chǎn)品的除噪濾波效果進行了對比仿真，結(jié)果如圖3-8所示：1.510.5

同類設(shè)計的濾波效果0 2 4 6 8 10本設(shè)計的濾波效果1.510.50 2 4 6 8 10圖3-9與同類產(chǎn)品除噪效果對比濾波電路模塊仿真3-950VEEG信號經(jīng)放大后1~4VUSBEEGEEG信號在上位機的顯示、特征分析等功能。13第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖3-10電路模塊仿真結(jié)果FPGA配置電路SDRAM存儲電路MT48LC4M32B2TG-7是Micron推出的一款告訴的COMS同步東岱隨機存儲器SDRAMACTIVEACTIVESDRAM的地址，當(dāng)讀寫命令有效的同時，地址微數(shù)據(jù)用以選擇突發(fā)存儲的起始列位置，SDRAM3-11所示：14第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖3-11 SDRAM存儲電路原理FLASH存儲器電路IntelTE28F320J3D75FLASH芯片[4，9]FLASH32128KB3.3v75nsFDICFI能兼容。對FLASH進行讀寫操作時，可以通過BYTE8FLASH3-12所示：15第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖3-12 FLASH存儲器電路原理USB接口電路FPGAPC的通信可以有串口、并口、USB甚至網(wǎng)卡等多種方式,其中串NiosTCP/IP協(xié)議及硬件底層有深入的USB點,但USB加微控制器的方式或單片機的方式都需要對USB協(xié)議有徹底的理解,因此這里采用USB芯片與FPGA直接連接的方式,這樣通過時序即可控制USBUSBPC的通信通過軟件編程即可實現(xiàn)且無需對協(xié)議有更多的了解。USB2.0PC機，USB2.0480MbpsUSBCypressEZ-USBFX2CY7C68013芯片[5，9]。16第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)4系統(tǒng)軟件設(shè)計FPGAUSB驅(qū)動程序設(shè)計和PC應(yīng)用程序設(shè)計。FPGA程序

總控制器 FT245控制器FPGAAQuartusIIDSPBuilderNiosIIIDE環(huán)境下完成。QuartusIIVerilogHDL硬件描述語言以及圖形模塊輸I的設(shè)計，主要包括ADPC制器設(shè)計、A/D采樣

FIFO器設(shè)計、F25控制器IFSOPCBlr發(fā)工具嵌入NIOSII軟核處理器及其他外圍設(shè)備模塊，建立自己的SOPC系統(tǒng)。在NIOSIIIDENIOSIIFPGA4-1所示?？偪刂破? FT245控制FPGAA/D采樣控制器

FIFO

FIR濾波器

SPOCNIOS圖4-1 FPGA內(nèi)部程序功能結(jié)構(gòu)圖圖中A/DFT245控制器模塊以及總控制模塊都是利用VerilogHDL語言設(shè)計實現(xiàn)，F(xiàn)IRMatlab、DSPBuilder等工具設(shè)計A/DFIFO緩存，系統(tǒng)將每路腦電FIFOFIRFIFO中的腦電數(shù)據(jù)并對信號進行濾波處理，濾波之后的腦電數(shù)據(jù)同樣需要FIFO緩存，在通過FT245進行腦電數(shù)據(jù)傳輸時，每一導(dǎo)聯(lián)腦電信號都有自己的標(biāo)志字，F(xiàn)T245控FIFOUSB第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)PC機應(yīng)用程序根據(jù)標(biāo)志字判斷腦電信號所屬導(dǎo)聯(lián)并作分別存儲。與此同時，NIOSIITFT液晶顯示。USB驅(qū)動程序D2XX作為USB用FTDI公司提供的FTD2XX.DLL、FTD2XX.SYS[6]來實現(xiàn)對FT245的控制。應(yīng)用程序首先調(diào)用FT_ListDevices函數(shù)獲取當(dāng)前PC機連接的FTDIUSB接口設(shè)備的信息，調(diào)用 FT_Open子函數(shù)打開FTDIUSB設(shè)備，通過FT_Read子函數(shù)從FTDIUSB讀入數(shù)據(jù)或者調(diào)用FT_Write子函數(shù)往FTDIUSB接口寫入數(shù)據(jù)，數(shù)據(jù)讀/寫完成之后可以調(diào)用FTDI_Close函數(shù)關(guān)閉此設(shè)備接口[15]采用D2XX驅(qū)動程序操作FT245為方便測試本系統(tǒng)用FPGA通過USB接口發(fā)送標(biāo)定數(shù)據(jù)，上位機應(yīng)用程序接受到數(shù)據(jù)并根據(jù)數(shù)據(jù)畫出波形其結(jié)果如圖4-2所示：圖4-2系統(tǒng)采集的腦電波PC機應(yīng)用程序TFTIP核18第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)TFT液晶屏設(shè)計人機交互界面，通過TFTTFT16VerilogHDLIP核。NIOSIIFPGA上的嵌入式軟核處理器，不僅可以任意調(diào)用ALTERAIP核，而且還可以根據(jù)需要自己IP核，尤其是在大IPFPGA源，同時便于系統(tǒng)的模塊化和集成。TFTRGB[15..0]，TFT_DE，TFT_CLKTFT_CLK6.525MHz，通過時鐘分頻得到，TFT_DETFT行使能信號，高電平有效，RGB[15..0]是數(shù)據(jù)信號，R、G、B6:5:5。TFT_CLK驅(qū)動下，當(dāng)TFT_DE為高電平時，TFTTFT_DE為低電平時，TFT控制器輸出消隱信號。320個TFT_DE4-3所示。圖4-3 TFT真彩屏控制時序圖TFTIPAVALONNIOSIITFT真彩屏，TFT控制器IPAVAVLONslaveTFT_DMASDRAM讀取數(shù)據(jù)TFT_RAMTFT_RAMTFT顯示。腦電波形顯示PC機應(yīng)用程序控制USB數(shù)組中，應(yīng)用程序以時間為橫坐標(biāo)，根據(jù)腦電數(shù)據(jù)在PC機上畫出腦電波形。19第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)在畫圖程序設(shè)計中,通過調(diào)用CDC類中的調(diào)用CDC類的畫線子函數(shù)pDC->MoveTo和pDC->LineToCDC描述表對象，并且提供在顯示器、WindowsXP用戶區(qū)繪圖的方法，它封裝了GDICDC4-4所示：開始初始化，確定顯示窗口的大小開始初始化，確定顯示窗口的大小讀取數(shù)據(jù)選擇回放形式讀取通道信息，進行屏幕分割選擇回放速度（m_Ratc）平滑濾波后顯示偏移指針向后移動（移動大小與 m_Ratc相等）數(shù)據(jù)是否顯示完畢NOYES結(jié)束圖4-4 上位機軟件流程圖電壓顯示三種方式，在操作過程中可以用鼠標(biāo)進行選擇：二，圖形方式顯示：這20第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)第5章 系統(tǒng)功能實現(xiàn)USBPCUSBUSB經(jīng)過加工的原始采樣數(shù)據(jù)且附加有被測者的姓名、年齡等個人信息。運行程序點擊<開始>,再將鼠標(biāo)滑到<程序>\欲運行的程序組\欲運行的程序,點擊之即5-1作界面。5-1系統(tǒng)初始化界面21第十一屆中國研究生電子設(shè)計競賽

便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)系統(tǒng)啟動后自動創(chuàng)建新病例，直接輸入病人資料即可。界面如圖5-2所示。二:點擊此箭頭可以彈出在<系統(tǒng)設(shè)置>中設(shè)置好的可選項三:點擊此按鈕可以輸入病人的其他資料5-2長時事件第一次點擊開始，第二次點擊結(jié)束。對于閃光事件，可以再次點擊〈閃光〉而提前停止閃光。右擊〈閃光〉可以同時修改閃光頻率和時間。閃光頻率可以也可以直接在其右側(cè)的窗口里修改。此時“通道選擇有效”是指波形窗口左側(cè)通道號前打勾時記錄該通道波形，2點擊這些按鈕開始采集病人的波形 第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)5-35-3所示。測量波形波幅測量5-3所示，右位置對應(yīng)波形的時間。點擊<波形測量>按鈕，開始測量。然后將鼠標(biāo)移到欲測量的波形處，并點擊一下鼠標(biāo)。23一下波形的兩個第十一屆中國研究生電子設(shè)計競賽 峰或者兩個波谷便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖5-3測量波幅界面頻率測量五點擊頻率測量>,則可以選擇頻率尺子。欲選中哪把尺子，點擊它即可。六:用選擇好的頻率尺子在波形上滑動,就可以套出符合的波形.圖5-4測量頻率界面數(shù)據(jù)處理24第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)一:擇方式三:選擇完波形后,開始計算并顯示.二:分別在欲選擇的起點和終點處點擊一下,就選擇了該段波形圖5-5數(shù)據(jù)處理初始界面地形圖地形圖: 選擇好感興趣的數(shù)據(jù)后，點擊<地形圖>則進入地形圖界面。然點擊<絕對>，<相對>等按鈕,可以方便的進行切換。25第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖5-6俯視地形圖 圖5-7 俯視地形圖圖5-8每個通道百分比棘波圖二:拉動滾動條也可以計算并顯示對應(yīng)時刻的棘波圖；三:點擊<設(shè)置>，可以改變棘波圖標(biāo)尺的范圍。

一:點擊波形某一點，則計算并顯示對應(yīng)時刻的棘波圖；26第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)圖5-9棘波圖壓縮譜陣一:選擇電極.最多,如果多于四個,4有效；二:選擇計算段數(shù)以及每段的時間長度；三:確定從什么時間開始計算；

圖5-10 棘波圖5-11

四: 選擇完以參數(shù)后,按此鍵開始計算并顯示壓縮譜陣。橫軸為頻率,縱軸為能量,Z軸為時間(由各個時間段組成的)。27第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)生成報告圖5-12 波形報告 圖5-13 地形圖報告5.4.4生成報告28第十一屆中國研究生電子設(shè)計競賽第十一屆中國研究生電子設(shè)計競賽便攜式腦電信號采集與處理系統(tǒng)的設(shè)計與實現(xiàn)6FPGAFPGAEEG腦電信號采集與處理系統(tǒng)。通過信號預(yù)處理電路FPGAUSBPC上，設(shè)計軟件應(yīng)用程序顯示腦電波形，F(xiàn)PGA技術(shù)總結(jié)FPGA經(jīng)過FPGA數(shù)字濾波處理之后的純凈腦電信號通過USB接口傳輸?shù)诫娔XPCFPGA通過USB接口傳輸過來的腦WindowsXP系統(tǒng)