開關(guān)電容采樣技術(shù)

開關(guān)電容采樣技術(shù)摘要：雖然連續(xù)時間電路在音頻、視頻及高速模擬系統(tǒng)中都有著廣泛的應(yīng)用，但在很多情況下，我們僅僅在每個中期的某個時間間隔內(nèi)檢測輸入信號，而在其余時間忽略其值。然后，電路對每一個“采樣”進(jìn)行處理，在每個周期末產(chǎn)生有效的輸出值。這種電路被稱為離散時間系統(tǒng)或數(shù)據(jù)采樣系統(tǒng)。本文介紹一種常見的、稱為“開關(guān)電容電路”的離散時間系統(tǒng)，以便為更高級的電路。本文了分析限制開關(guān)電容采樣熟讀與精度的各種不利因素，通過采用CMOS互補開關(guān)、增加虛擬器件、采用下極板釆樣技術(shù)提高了開關(guān)電容采樣電路的精度。關(guān)鍵詞：開關(guān)電容、釆樣電路、下極板采樣技術(shù)Abstract：Althouglithecontinuoustimecircuitsarewidelyusedinaudio,videoandhigh?speedanalogsystem,butinmanycases,weonlyineachmediumatimeinteivaltodetecttheinputsignal,andignoreitsvalueintherestofthetime.Tliecircuitthenprocesseseachsampletoproduceaneffectiveoutputvalueattheendofeachcycle.Uliskindofcircuitiscalleddiscrete-timesystemordatasamplingsystem.Tliispaperintroducesakindofdiscretetimesystem,wliichiscalled"switchedcapacitorcircuit".Inthispaper,variousunfavorablefactorslimitswitchcapacitorsamplingreadandprecision,byusingCMOScomplementaryswitch,increasevirtualdevices,usingthebottomplatesamplingtechniquetoimprovetheaccuracyofthesamplingcircuitswitchedcapacitor.Keywords:switchedcapacitor,samplingcircuit,bottomplatesamplingteclmique引言開關(guān)電容電路是指由CMOS開關(guān)、電容以及運算放大器構(gòu)成的模擬電路⑴,電路時間常數(shù)的精度(電路時間常數(shù)的精度等于電容和電阻的精度之和)決定了一個模擬信號處理電路的時間精度。因為標(biāo)準(zhǔn)集成電路工藝所提供的電阻具有較大的絕對容差，限制了在大多數(shù)模擬數(shù)據(jù)處理電路中的應(yīng)用，與集成電阻相比,在標(biāo)準(zhǔn)CMOS工藝中電容具有相對較高的精度，采用由開關(guān)電容構(gòu)成的模擬數(shù)據(jù)釆樣技術(shù)具有很高的信號處理精度且與電容比值的精度成比例。二、采樣電路的設(shè)計如圖(1)所示為由一個MOS開關(guān)和電容構(gòu)成的最基本的采樣電路。Mi|Mi|CLK圖(1)采用MOS管作開關(guān)的采樣電路之所以采用MOS器件作控制開關(guān)，只是因為：(1)當(dāng)線路中通過的電流為零時，MOS管可以是導(dǎo)通的；(2)柵極電壓的變化不會引起源、漏極電壓的變化，而對于雙極型晶體管必須釆用復(fù)雜的電路結(jié)構(gòu)才能實現(xiàn)。對于NMOS管作開關(guān)的電路，當(dāng)信號CLK輸入高電平時，V。譏=%心當(dāng)CLK輸入低電平是，輸出保持釆樣電容Cr上的瞬時值，進(jìn)而實現(xiàn)采樣保持的功能。當(dāng)NMOS管導(dǎo)通時，NMOS管等效于一個電阻，器等效電阻大小如公式(1)所示，式中表示信號CLK的高電平。當(dāng)輸出接近VDD-VTH時，NMOS管的過驅(qū)動電壓近似為零，導(dǎo)致采樣電容5的充電電流小到可以忽略不計，為了保證NMOS開關(guān)作為導(dǎo)通電阻能準(zhǔn)確傳輸信號％九，限制了的最高輸入電壓為％°-*h，對于PMOS管作開關(guān)器工作原理類似，且其導(dǎo)通電阻在輸入和輸出電壓降為PMOS管閾值電壓絕對值時會快速上升，限制了PMOS開關(guān)的應(yīng)用。兔= w—■ ⑴控制開關(guān)導(dǎo)通電阻的存在限制了采樣電路的速度，采樣電路的速度可以定義為控制開關(guān)導(dǎo)通后，輸出電壓從零電位上升到最大輸入電壓所需的時間，通過上述釆樣電路的結(jié)構(gòu)分析以及公式(1)可知釆樣電路的速度主要由兩個要素確定：釆樣電容5的電容大小以及控制開關(guān)導(dǎo)通時的導(dǎo)通電阻。所以為了得到較高的釆樣速度，需要釆用大寬長比苧的MOS管和容值較小的釆樣電容。對于NMOS管在導(dǎo)通時，在輸入較小的電壓是，導(dǎo)通電阻相對減小，相反，釆用PMOS管，在輸入較大的正電壓時，導(dǎo)通電阻相對較小，即：NMOS管能夠在兩個端點之間很好地傳輸?shù)碗妷?，PMOS管能夠在兩個端點之間很好地傳輸高電壓，為了保證釆樣電路工作在最大電壓擺幅下，采用圖(2)所示的互補開關(guān)是可行的，其中CLK和CLK為時序狀態(tài)相反的互補時鐘信號。圖(?)采用互補開關(guān)的采樣電路當(dāng)AnCox(-)n=〃pC“(〒)p時，互補開關(guān)的導(dǎo)通電阻為：L JL也二弘人二 百 百■ ⑵Z^(r)N(^D-VmiJ-ApCox(r)p由公式(2)可知，通過控制NMOS和PMOS管的寬長比可以消除輸入電壓對導(dǎo)通電阻Ron的影響，且與釆用一個MOS管的開關(guān)電路相比，互補開關(guān)導(dǎo)通電阻的變化率更小，增強了輸出信號“跟隨”輸入信號的可靠性。因為加速度傳感器所針對的目標(biāo)具有高速機動的特點，要求積分釆樣電路具有較高的釆樣頻率，需要設(shè)計相應(yīng)的數(shù)字電路來產(chǎn)生高速精度的開關(guān)控制時序。同時為了保證釆樣值的可靠性，避免因互補開關(guān)未同步開端引起的信號失真，需設(shè)計相應(yīng)的電路模塊來保證互補時鐘CLK和CLK時序的一致性。如圖(3)所示為由反相器和傳輸門構(gòu)成的互補時鐘產(chǎn)生電路，其中傳輸門TGi用于抵消由反相器inv2產(chǎn)生的延時，反相器invi和兼具信號“整形”和提高驅(qū)動能力的功能。

圖(3)圖(3)互補時鐘產(chǎn)生電路三、采樣電路精度分析通過上一小節(jié)的分析可知，為了保證采樣電路的速度需要釆用較小寬長比*的釆樣開關(guān)或者較小的采樣電容5,但是由于MOS開關(guān)在開斷的整個過程中存在著“溝道電荷注入”、“時鐘饋通”以及KT/C噪聲三種主要不利機制，帶來了額外的電壓誤差，嚴(yán)重限制了釆樣電路的精度，釆用上述提高釆樣電路速度的方法勢必降低采樣電路的精度。所以理論分析現(xiàn)在釆樣電路精度的因素，綜合考慮現(xiàn)在采樣電路速度與精度的問題對于優(yōu)化電路性能尤為重要。如圖(4)所示，以NMOS管為例，當(dāng)信號CLK為高電平時，NMOS管導(dǎo)通，在器件柵極和源極之間的柵氧化層下形成了載流子溝道，考慮％九~%譏的情況，在導(dǎo)通溝道中載流子的電荷量為：Q二、兀入弘。-弘-％,)。)Mi士圖(4)釆樣開關(guān)關(guān)斷后的電荷注入效應(yīng)Mi士圖(4)釆樣開關(guān)關(guān)斷后的電荷注入效應(yīng)當(dāng)信號CLK跳變?yōu)榈碗娖胶?，NMOS管導(dǎo)通截止，開關(guān)關(guān)斷，溝道電荷Q分別通過漏極和源極向兩端相連的電路傳輸，該現(xiàn)象被稱為“溝道電荷注入”囚。由圖(4)可知，通過漏極的電荷流向了信號輸入端，對輸出未造成影響，但是通過源極的電荷累積到了采樣電容Ch上，導(dǎo)致釆樣電容上的電壓增加，給輸出結(jié)果帶來了一定的誤差。溝道電荷向兩端輸送的電荷比例有著復(fù)雜的函數(shù)關(guān)系，并與源端和漏端的相對電阻大小有關(guān)⑶，考慮最惡劣的情況，假設(shè)溝道電荷Q全部累積到了采樣電容5上，由此產(chǎn)生的誤差可記為：△V=叫皿_%_舟)⑷則通過采樣電容輸出的電壓為:將式(5)分解后可得:考慮NMOS管體效應(yīng)時，NMOS管的閾值電壓舛//不能認(rèn)為是常數(shù)，而是與襯底電壓程非線性函數(shù)，所以通過公式(6)可知“溝道電荷注入”下你現(xiàn)象對輸出信號帶來的誤差主要為：(1)由l+WLCox/5帶來的增益誤差；(2)由-WL7dd/Ch帶來的直流失調(diào)(直流失調(diào)是指固定的電壓偏移)；(3)由WLC/thCh帶來的非線性誤差。其中增益誤差l+WLCox/5和直流失調(diào)-WL%d/Cr在實際應(yīng)用中可以通過調(diào)節(jié)器件寬長比或電容大小來修正，而由體效應(yīng)引起的非線性誤差卻無法忽略。如圖(5)所示，根據(jù)MOS掛的結(jié)構(gòu)特點，在MOS管的柵源兩極或者柵漏兩極之間存在交疊電容Cgs、Qd，交疊電容的存在限制了釆樣電路的精度。CLK」c%T丨—圖(5)柵源和柵漏交疊電容Qs、Qd帶來的時鐘饋通效應(yīng)因為在控制開關(guān)開斷的過程中，時鐘跳變會通過交疊電容Cgs、Cgd耦合到采樣電容5上引起輸出信號的電壓誤差，該現(xiàn)象被稱為“時鐘饋通S

假設(shè)交疊電容Cgs、Cgd固定不變且大小相等，記單位寬度的交疊電容為C",時鐘信號CLK電壓為Uclk，則由時鐘跳變引起的電壓誤差為：叫WC'Ch叫WC'Ch(7)由公式(7河知時鐘饋通帶來的輸出電壓誤差主要由MOS管的交疊電容云、Cgd決定，而與輸入信號％“無關(guān)。如圖(6)所示，由于MOS管導(dǎo)通電阻的存在采樣電路中引入了電阻熱噪聲。(a) (b)圖(a) (b)圖(6)采樣電路中熱噪聲來源(a)開關(guān)導(dǎo)通時；(b)開關(guān)關(guān)斷時當(dāng)MOS管導(dǎo)通截止時，由熱噪聲帶來的電壓波動％隨同輸入信號％】一起保存在電容5上，給輸出信號帶來了一定的誤差。根據(jù)電阻熱噪聲的理論分析，采樣電路中的熱噪聲可以通過均方根值電壓何須來模擬⑶，可見為了實現(xiàn)低噪聲應(yīng)用，要求采樣電容5足夠大，但這樣將會增加電路負(fù)載且降低了釆樣速度。四、采樣電路精度的提高措施通過上一小節(jié)的理論分析可知：根據(jù)限制釆樣電路精度的三種主要不利機制,發(fā)現(xiàn)要提高采樣電路的精度必然導(dǎo)致釆樣電路采樣速度的下降，在實際應(yīng)用中必須折衷考慮采樣電路的速度和精度。為了更進(jìn)一步的曹正采樣電路的性能，通過控制MOS管的寬長比W/L和采樣電容Cr的大小只能實現(xiàn)釆樣電路速度與精度的折衷。為了在保障采樣電路速度的前提下提高釆樣電路的精度，本文通過采用互補MOS管作為控制開關(guān)、在版圖設(shè)計中增加虛擬開關(guān)進(jìn)一步抑制了MOS管的“溝道電荷注入”和“時鐘饋

通”現(xiàn)象，同時通過“下極板釆樣”技術(shù)提高了釆樣電路的精度。針對圖（2）所示的互補開關(guān)，假設(shè)時鐘跳變引起互補開關(guān)關(guān)斷,NMOS管Mi向輸出端注入的電荷量為血，PMOS管M2向輸出端注入的電荷量為他，由于血和他極性相反，要求兩部分電荷量能相互抵消時，由公式（3）可知需滿足：曬Cooc血-Xn%）=坯詠鳳-血I）⑻分析公式（8）可知，電荷量的抵消近限于一種輸入電平％“，對比公式（7）,由于MOS管Mi和M2的柵源、柵漏兩極之間的交疊電容不一致，釆用該電路只能消除部分有“時鐘饋通”引起的電壓誤差。在讀出電路最終的版圖設(shè)計中，對于易受到噪聲影響的敏感信號電路單元,常常在相應(yīng)位置添加虛擬器件來保證關(guān)鍵器件工藝環(huán)境的一致性以及噪聲的消除。如圖（7）,在采樣電路中增加了一個有互補時鐘CLK驅(qū)動的虛擬開關(guān)“2,當(dāng)釆樣開關(guān)Mi關(guān)斷時，虛擬開關(guān)M2導(dǎo)通，由采樣開關(guān)Mi關(guān)斷時累積到采樣電容5上的電荷就被虛擬開關(guān)M2吸收來建立自己的溝道。|CLK圖⑺增加虛擬開關(guān)來提高電路桔度由公式（3）可知，當(dāng)采樣開關(guān)有一半溝道電荷注入但采樣電容5上時,電荷量為:凱=皿才弘-冷】）⑵虛擬開關(guān)M2建立溝道所需要的溝道電荷量為：二叫入血-％-戀㈣當(dāng)"1=2必，厶1=厶2時，血=皿，由器件Ml注入的溝道電荷可以被器件M2完全吸收。但由于器件Mi向源、漏兩極注入溝道電荷比例的不確定性，采用該寬長比的器件M2只能消除部分溝道電荷，始終會給輸出端帶來電壓誤差?？紤]器件Mi和M2柵源、柵漏兩極之間的交疊電容，其交疊電容與采樣電容

的等效電路如圖(8)所示，當(dāng)采用數(shù)據(jù)”1=2“2，厶1=厶2時，由公式(7)有=0(11)V 2W% 平 W=0(11)皿W5+Ch+2WJ皿WC*+Ch+2密二有上式可知，當(dāng)MOS起價的長和寬采用數(shù)據(jù)：”1=2“2,厶1=厶2時，榮國交疊電容帶來的電壓誤差被互相抵消了，輸出結(jié)果將不再受到時鐘跳變的影響,進(jìn)而完全抑制了“時鐘饋通”效應(yīng)。圖(S)器件Ml和M2交疊電容等效電路如圖(9)所示，在標(biāo)準(zhǔn)集成電路工藝中，一重?fù)诫s的7l+區(qū)的作為電容器的下極板，一多晶硅層作為電容器的上極板，并在兩極板之間生成薄的二氧化硅層作為電容器的電介質(zhì)。釆用該結(jié)構(gòu)，上下極板與P型襯底之間必然存在寄生電容,多晶硅A?P型襯底(3)其中尤其以下極板與P多晶硅A?P型襯底(3)II~OCu(b)圖(9)多晶硅?擴散層電容結(jié)構(gòu)(a)電容結(jié)構(gòu)；(b)包含寄生電容°的等效電路針對讀出電路，當(dāng)電容Cl、C2的下極板與運放opamp3的負(fù)向端相連時，必然增加運放opampS負(fù)向端對地的寄生電容，而采用圖(10)所示的連接方式,將電容的下極板連接至運放opamp3的輸出端，上極板連接至運放opamp3的負(fù)向端，可以避免電容器寄生電容Cp對運放輸入端的干擾，這種方法稱為“下極板釆樣”技術(shù)⑶，同時釆用“下極板釆樣”技術(shù)還可以避免在運放輸入端引入襯底噪聲，提法哦了讀出電路的精度。圖(10)“下極板采樣”技術(shù)中運放與電容的連接綜上所述，采用開關(guān)電容采樣電路可以保證讀出0電路具有良好的電壓線性度、良好的溫度特性、高精度的時間常數(shù)⑶，但由于采用了“互補”MOS管作為控制開關(guān)，需要設(shè)計相應(yīng)的數(shù)字電路產(chǎn)生控制時序，且要求加速度傳感器的輸出限號帶寬不能超過控制時序的頻率。讀出電路中存在限制電路精度的“溝道電荷注入”與“時鐘饋通”現(xiàn)象，本文將設(shè)計相應(yīng)的電路單元來抑制由此帶來的電壓誤差，同時通過控制器件的寬長比與釆樣電容的大小來折衷考慮電路的速度與精度。五、參考文獻(xiàn)?A.F^ttweis?RealizationofGeneralNetwo