數(shù)字邏輯復(fù)習(xí)題綱

第一章數(shù)制和碼制1)各種數(shù)制之間的轉(zhuǎn)換（2、8、10、16）；2)數(shù)的原碼、反碼和補(bǔ)碼表示及其運(yùn)算（注意：對(duì)負(fù)數(shù)的處理）；3)8421碼、余3碼、2421碼和5421碼的編碼方式（注：8421碼=二進(jìn)制編碼？）；4)格雷碼的編碼方式；5)奇校驗(yàn)碼和偶校驗(yàn)碼的編碼原則。一、選擇題：1、反碼是（1011101），其對(duì)應(yīng)的十進(jìn)制數(shù)是()。

A.—29B.—34C.—16D.+222、與8421BCD碼（01101000）等值的十進(jìn)制數(shù)是（

）。A.68B.38C.105D.243、已知某符號(hào)二進(jìn)制數(shù)的補(bǔ)碼為1.0110，則其原碼為()。A.1.0110B.1.1010C.1.0101D.–0.10104、將8421BCD碼為01000101的數(shù)轉(zhuǎn)換成其十進(jìn)制描述為()。45B.69C.37D.545、一個(gè)數(shù)的補(bǔ)碼是1010110，則其對(duì)應(yīng)的十進(jìn)制數(shù)是（）。—42B.—41C.—14D.+866．十進(jìn)制數(shù)68的8421碼為（）。A.01101000B.10000110C.10011011D.10001007．二進(jìn)制小數(shù)-0.0110的補(bǔ)碼表示為（

）。A．0.1010B．1.1001C．1.0110D．1.10108、表示任意兩位無符號(hào)十進(jìn)制數(shù)需要()位二進(jìn)制數(shù)。A.6B.7C.8D.99、與余3碼（10001000）等值的十進(jìn)制數(shù)是()。A.55B.66C.77D.8810、與8421BCD碼（01101000）等值的二進(jìn)制數(shù)是()。A.01101000B.10010111C.10011000D.0100010011、與二進(jìn)制數(shù)（10001000）對(duì)應(yīng)的格雷碼是()。A.01011000B.10000101C.11101110D.11001100二、填空題：1、十進(jìn)制數(shù)(53.69)的余3碼表示為（）。2、二進(jìn)制碼（1110101）對(duì)應(yīng)的格雷碼是（

）。3、十六進(jìn)制數(shù)(3A.B)對(duì)應(yīng)的八進(jìn)制數(shù)是（

）

。4、欲對(duì)100個(gè)對(duì)象進(jìn)行二進(jìn)制編碼，則至少需要（

）位二進(jìn)制數(shù)。5、十進(jìn)制(0.7875)轉(zhuǎn)換成八進(jìn)制數(shù)是（），十六進(jìn)制數(shù)(1C4)轉(zhuǎn)換成十進(jìn)制數(shù)是（

）。三、判斷題：1、格雷碼的特點(diǎn)是任意二個(gè)相鄰碼組間只有一位變化。（）2、在奇偶校驗(yàn)碼中，奇校驗(yàn)的含義是數(shù)據(jù)本身含有奇數(shù)個(gè)1，則校驗(yàn)位為1，否則校驗(yàn)位為0。（

）3、8421BCD碼具有奇偶特性。（）第二章邏輯代數(shù)1)三種基本運(yùn)算（與、或、非）和幾種復(fù)合運(yùn)算（與非、或非、與或非、同或、異或）符號(hào)表示真值表邏輯門的符號(hào)2)證明兩個(gè)邏輯表達(dá)式相等列表法（真值表）利用公理、定理和規(guī)則直接證明3)邏輯代數(shù)的基本定理交換律結(jié)合律分配律摩根律吸收律消去律容余律和添加律4)邏輯代數(shù)的重要規(guī)則代入規(guī)則反演規(guī)則：對(duì)偶規(guī)則+0110+0110++5)正邏輯和負(fù)邏輯同一邏輯電路在不同邏輯假設(shè)下，功能完全不同。正邏輯負(fù)邏輯與門或門或門與門與非門或非門或非門與非門異或門同或門同或門異或門6)最小項(xiàng)和最大項(xiàng)性質(zhì)如何將一個(gè)邏輯表達(dá)式表示為標(biāo)準(zhǔn)的與或表達(dá)式（最小項(xiàng)之和）/標(biāo)準(zhǔn)的或與表達(dá)式（最大項(xiàng)之積）7)邏輯表達(dá)式的化簡代數(shù)法（利用公理、定理和規(guī)則）卡諾圖法（基本的和帶無關(guān)項(xiàng)的）1、函數(shù)可表示為（）。

B.

C.

D.A.2、邏輯函數(shù)A.AB.BC.

D.()。5、兩輸入與非門輸出為0時(shí)，輸入應(yīng)滿足（

）。A．兩個(gè)同時(shí)為1B．兩個(gè)同時(shí)為0C．兩個(gè)互為相反D．兩個(gè)中至少有一個(gè)為03、設(shè)和是n個(gè)變量構(gòu)成的兩個(gè)最小項(xiàng)，若，則（）。A.

B.

C.

D.4、設(shè)和是n個(gè)變量構(gòu)成的兩個(gè)最大項(xiàng)，若，則（）。A．

C．

D．

B．一、選擇題：7、n個(gè)變量的最小項(xiàng)是（

）。A.n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量；

B.n個(gè)變量的和項(xiàng)，它包含全部n個(gè)變量；C.n個(gè)變量的積項(xiàng)，它不包含全部變量；D.n個(gè)變量的和項(xiàng)，它不包含全部變量。8、設(shè)函數(shù)F(A,B,C,D)=AB+CD，變量A、B、C、D哪個(gè)取值組合能使F=1？()A.

0000B.0011C.0101D.10109、根據(jù)反演規(guī)則可知，邏輯函數(shù)的反函數(shù)為（

）。A．

B．C．

D．6、標(biāo)準(zhǔn)或-與表達(dá)式是由（）構(gòu)成的邏輯表達(dá)式。A.與項(xiàng)之和B.或項(xiàng)之積C.最小項(xiàng)之和D.最大項(xiàng)之積1、當(dāng)時(shí)，同一邏輯函數(shù)的兩個(gè)最小項(xiàng)（）。2、函數(shù)的反函數(shù)為（）。5、函數(shù)（）。6、若，則=1的個(gè)數(shù)必須為（）數(shù)。3、函數(shù)的對(duì)偶函數(shù)為（）。4、函數(shù)的反函數(shù)為（）。7、同一個(gè)電路在正邏輯下的函數(shù)表達(dá)式和在負(fù)邏輯下的邏輯函數(shù)表達(dá)式互為(

)。二、填空題：1、正邏輯的與門對(duì)應(yīng)了負(fù)邏輯的與非門。（

）三、判斷題：3、F(A,B,C)=∑m（0,1,2,3,4,5,6,7）=0。（

）2、正邏輯假設(shè)下的與非門是在負(fù)邏輯假設(shè)下的或非門。（）5、同一個(gè)電路在正邏輯下的函數(shù)表達(dá)式和在負(fù)邏輯下的邏輯函數(shù)表達(dá)式互為反函數(shù)。（

）4、全體最小項(xiàng)之和為1，任意兩個(gè)最小項(xiàng)之積為0。（）6、若邏輯變量x和y滿足xy=x+y，則x=y。（）四、函數(shù)化簡題：1、用卡諾圖化簡下列函數(shù)為最簡與或式。1）F(A,B,C,D)=∑m(3,5,8,9,10,12)+∑d(0,1,2,13)

2）F(A,B,C,D)=∑m(1,3,4,9,11,12,14,15)+∑d(5,6,7,13)

3）2、用卡諾圖化簡下列函數(shù)為最簡或與式。3、用卡諾圖化簡下列邏輯函數(shù)，并用最少的與非門畫出電路。

4、用卡諾圖化簡下列邏輯函數(shù)，并用最少的或非門畫出電路。

5、用代數(shù)法化簡下列函數(shù)為最簡與或式。

第四章組合邏輯電路1)組合邏輯電路與時(shí)序邏輯電路的基本概念2)組合邏輯電路的分析方法真值表由邏輯圖函數(shù)表達(dá)式化簡功能描述3)組合邏輯電路的設(shè)計(jì)方法抽象邏輯變量（確定其個(gè)數(shù)和邏輯含義）根據(jù)題設(shè)的因果關(guān)系，畫出真值表化簡得到邏輯函數(shù)的表達(dá)式畫出電路圖4)加法器和集成全加器（74283）的應(yīng)用例如用74283完成8421碼到余3碼的轉(zhuǎn)換5)比較器和集成比較器（7485）的應(yīng)用例如兩個(gè)二進(jìn)制數(shù)是否相等6)二進(jìn)制編碼器（2n線輸入－n線輸出）級(jí)聯(lián)問題7)二進(jìn)制譯碼器（n線輸入－2n線輸出）級(jí)聯(lián)問題集成譯碼器74LS138的應(yīng)用：將輸入看成3個(gè)邏輯變量，則其輸出為：8)數(shù)據(jù)選擇器級(jí)聯(lián)問題4選1數(shù)據(jù)選擇器和8選1數(shù)據(jù)選擇器的應(yīng)用真值表分組法卡諾圖法9)組合邏輯電路的競(jìng)爭(zhēng)和險(xiǎn)象問題基本概念（有競(jìng)爭(zhēng)無險(xiǎn)象、有競(jìng)爭(zhēng)有險(xiǎn)象、靜態(tài)險(xiǎn)象和動(dòng)態(tài)險(xiǎn)象、0型險(xiǎn)象和1型險(xiǎn)象）險(xiǎn)象的判定和消除1、邏輯函數(shù)，當(dāng)變量的取值為（）時(shí)，不會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象。A.B=C=1B.A=0C=1C.A=1C=0D.A=B=02、八路數(shù)據(jù)選擇器的地址輸入端有（）個(gè)。A.8B.2C.3D.43、函數(shù)可能會(huì)產(chǎn)生險(xiǎn)象，可以通過增加冗余項(xiàng)（）的方法消除。4、函數(shù)可能會(huì)產(chǎn)生險(xiǎn)象，可以通過增加冗余項(xiàng)（）的方法消除。5、函數(shù)可能會(huì)產(chǎn)生險(xiǎn)象，可以通過增加冗余項(xiàng)（）的方法消除。6、函數(shù)不會(huì)產(chǎn)生險(xiǎn)象。（

）1、試分析由四選一數(shù)據(jù)選擇器實(shí)現(xiàn)的組合邏輯電路的功能。該電路實(shí)現(xiàn)的是A、B、C三變量的一致性判別電路。當(dāng)A=B=C時(shí)，F(xiàn)=1，否則F=0。2、分析右圖所示的組合邏輯電路，說出電路的邏輯功能。由電路圖寫出輸入與輸出之間的邏輯關(guān)系：由輸入與輸出之間的邏輯關(guān)系可知：當(dāng)A=B=C時(shí)，F(xiàn)=1，否則F=0。電路描述：一致性判別電路。3、一把密碼鎖有三個(gè)按鍵，分別為A，B，C。當(dāng)三個(gè)鍵都不按下時(shí)，鎖（設(shè)開鎖信號(hào)為K）不打開，也不報(bào)警（設(shè)報(bào)警信號(hào)為J）；當(dāng)只有一個(gè)按鍵按下時(shí)，鎖不打開，發(fā)出報(bào)警信號(hào)；當(dāng)有兩個(gè)按鍵同時(shí)按下時(shí)，鎖打開，不報(bào)警；當(dāng)有三個(gè)按鍵同時(shí)按下時(shí)，鎖不打開，發(fā)出報(bào)警信號(hào)。請(qǐng)用雙4選1數(shù)據(jù)選擇器（兩個(gè)4選1數(shù)據(jù)選擇器）實(shí)現(xiàn)。解：設(shè)按鍵按下為“1”，不按為“0”，開鎖信號(hào)K=1（鎖打開），K=0（不開鎖），報(bào)警信號(hào)J=1（報(bào)警），J=0（不報(bào)警）。則可得如下真值表：4、設(shè)和是兩個(gè)二進(jìn)制正整數(shù)，試用四選一的數(shù)據(jù)選擇器和必要的邏輯門設(shè)計(jì)一個(gè)判斷的邏輯電路。當(dāng)時(shí)，輸出F=1，否則F=0。Y25、試用3線—8線譯碼器74LS138（輸出低電平有效）和與非門設(shè)計(jì)一個(gè)三位二進(jìn)制數(shù)的檢測(cè)電路，如果三位二進(jìn)制數(shù)中“1”的個(gè)數(shù)為偶數(shù)，則輸出F為1，否則輸出為0。6、試用4選1數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)一位十進(jìn)制數(shù)的四舍五入電路。假設(shè)用8421BCD碼表示一位十進(jìn)制數(shù)x，即當(dāng)x≥5時(shí)，輸出F=1，當(dāng)x<5時(shí)，輸出F=0。ABCDF000000001000100001100100001011011010111110001100111010d1100d1101d1110d1111d1011dFABCD0000010111111010dddddd00111001107、用紅、黃、綠三個(gè)指示燈表示三臺(tái)設(shè)備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺(tái)不正常；紅、黃燈全亮表示三臺(tái)都不正常。列出控制電路真值表，并用3線—8線譯碼器74LS138（輸出低電平有效）和與非門實(shí)現(xiàn)該電路。

解：設(shè)三臺(tái)設(shè)備為A、B、C，三個(gè)指示燈為F綠、F紅、F黃。設(shè)備工作正常為“0”，不正常為“1”；指示燈亮為“1”，不亮為“0”。則可得如下真值表：ABCF綠F紅F黃0001000010100100100110011000101010011100011110118、某工廠有三個(gè)車間，每個(gè)車間各需1kw電力。這三個(gè)車間由兩臺(tái)發(fā)電機(jī)組供電，一臺(tái)是1kw，另一臺(tái)是2kw。三個(gè)車間經(jīng)常不同時(shí)工作，有時(shí)只是一個(gè)車間工作，也可能有兩個(gè)車間或三個(gè)車間工作。為了節(jié)省能源，又保證電力供應(yīng)，請(qǐng)?jiān)O(shè)計(jì)一個(gè)組合邏輯電路，能自動(dòng)完成配電任務(wù)。解：設(shè)三個(gè)車間為A、B、C，電力1kw的發(fā)電機(jī)為X，電力2kw的發(fā)電機(jī)為Y。車間工作為“1”，不正常為“0”；發(fā)電機(jī)啟動(dòng)為“1”，不亮為“0”。則可得如下真值表：ABCXY0000000110010100110110010101011100111111第五章觸發(fā)器1)各種觸發(fā)器的基本概念和演變過程2)各種觸發(fā)器的符號(hào)及特征方程3)RS系列觸發(fā)器的約束條件4)應(yīng)用問題：給定一個(gè)由多個(gè)觸發(fā)器組成的電路圖和輸入波形圖，求Q端的輸出波形?；綬S觸發(fā)器鐘控RS觸發(fā)器主從RS觸發(fā)器D觸發(fā)器維持阻塞D觸發(fā)器JK觸發(fā)器主從JK觸發(fā)器邊沿JK觸發(fā)器各觸發(fā)器之間的關(guān)系同步去除約束條件去除約束條件空翻空翻空翻一次變化問題1、如果要將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，那么下圖所示的電路的虛框內(nèi)應(yīng)填()。A.或非門B.與非門C.異或門D.同或門2、用與非門構(gòu)成的基本RS觸發(fā)器的特征方程是（），其約束條件是（）。3、主從RS觸發(fā)器可以消除鐘控RS觸發(fā)器的（）現(xiàn)象。4、用4個(gè)觸發(fā)器可以存儲(chǔ)（）位二進(jìn)制數(shù)。5、在一個(gè)時(shí)鐘周期內(nèi)，觸發(fā)器狀態(tài)發(fā)生了兩次或兩次以上的翻轉(zhuǎn)的現(xiàn)象稱為（）。6、邊沿型JK觸發(fā)器解決了主從式JK觸發(fā)器的空翻問題。（

）7、所有RS系列的觸發(fā)器都存在約束條件。（）1、由兩個(gè)JK觸發(fā)器構(gòu)成的電路如下所示，試根據(jù)A和CP畫出Q1和Q2的波形。設(shè)觸發(fā)器Q端起始狀態(tài)均為0。2、由兩個(gè)JK觸發(fā)器構(gòu)成的電路如下圖所示，設(shè)觸發(fā)器Q端初始狀態(tài)均為0，試根據(jù)CP畫出Q1和Q2的波形。3、由邏輯門和JK觸發(fā)器構(gòu)成的電路如下所示，寫出觸發(fā)器的次態(tài)方程，并根據(jù)A、B和CP畫出Q端的波形。設(shè)觸發(fā)器Q端起始狀態(tài)為0。第六章同步時(shí)序邏輯電路1)時(shí)序電路的基本概念和分類原則2)同步時(shí)序邏輯電路的分析過程列出輸出方程、激勵(lì)方程和狀態(tài)方程寫出狀態(tài)轉(zhuǎn)換真值表畫出狀態(tài)圖和工作波形圖用文字描述電路的功能3)同步時(shí)序邏輯電路的設(shè)計(jì)過程根據(jù)題設(shè)要求，畫出狀態(tài)圖狀態(tài)圖化簡（完全確定和不完全確定）狀態(tài)編碼確定觸發(fā)器的個(gè)數(shù)和類型得到狀態(tài)轉(zhuǎn)換真值表求出輸出方程、狀態(tài)方程和激勵(lì)方程對(duì)于不完全確定的狀態(tài)圖，檢查其自啟動(dòng)畫出電路圖4)設(shè)計(jì)電路的類型序列檢測(cè)器代碼檢測(cè)器計(jì)數(shù)器移位寄存器1、當(dāng)描述同步時(shí)序邏輯電路時(shí)，有6個(gè)狀態(tài)的最簡狀態(tài)圖需要（）個(gè)觸發(fā)器。A.1B.2C.3D.42、十進(jìn)制同步加法計(jì)數(shù)器74LS160中包含（）個(gè)觸發(fā)器。A.1B.2C.4D.83、n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為（）個(gè)。A.2nB.nC.2nD.-14、下列屬于時(shí)序邏輯電路的是（）。A.計(jì)數(shù)器B.3線—8線譯碼器C.全加器D.數(shù)據(jù)選擇器6、由n個(gè)觸發(fā)器組成的扭環(huán)計(jì)數(shù)器可以記（

）個(gè)數(shù)。5、當(dāng)描述同步時(shí)序電路的最簡狀態(tài)表中含有（

）個(gè)狀態(tài)時(shí)，必須有兩個(gè)觸發(fā)器。A.

6B.

4C.

2D.51、若（A，B）是相容狀態(tài)對(duì)，（B，C）是相容狀態(tài)對(duì)，則（A，C）一定構(gòu)成相容狀態(tài)對(duì)。（

）2、若（A，B）為等效狀態(tài)對(duì)，（B，C）也為等效狀態(tài)對(duì)，則（A，B，C）構(gòu)成一個(gè)等效類。（）3、如果（A，B）等效，（B，C）等效，那么（A，C）一定等效。（）4、譯碼器是時(shí)序邏輯電路。（

）5、環(huán)行計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有無效循環(huán)存在。（）6、由n個(gè)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器可以記2n個(gè)數(shù)。（

）1、分析下面的同步時(shí)序電路，要求寫出方程組、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、用文字說明其邏輯功能。

電路功能：在X=0時(shí)，電路將狀態(tài)保持不變；X=1時(shí)，電路是一個(gè)四進(jìn)制減法計(jì)數(shù)器，并且當(dāng)產(chǎn)生借位時(shí)，輸出為1，其他情況輸出均為0。2、分析下面的同步時(shí)序電路，要求寫出輸出方程、激勵(lì)方程、狀態(tài)方程，并畫出狀態(tài)轉(zhuǎn)換表和狀態(tài)圖，用文字說明其邏輯功能。電路功能：一個(gè)可自啟動(dòng)的5進(jìn)制的加法計(jì)數(shù)器。JQ2Q2KJQ1Q1K1Y&&&=1XCP3、試分析下