2023學(xué)年完整公開課版觸發(fā)器

時(shí)序電路必然具有記憶功能，因而組成時(shí)序電路的基本單元是觸發(fā)器。時(shí)序邏輯電路的特點(diǎn)：

在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來的狀態(tài)有關(guān)者，都叫做時(shí)序邏輯電路，簡稱時(shí)序電路。觸發(fā)器觸發(fā)器輸出有兩種可能的狀態(tài)：0、1；輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；觸發(fā)器是有記憶功能的邏輯部件。按功能分類：R-S觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T型等。雙穩(wěn)態(tài)觸發(fā)器有兩種穩(wěn)定的狀態(tài)“0”和“1”信號觸發(fā)時(shí)，可能“0”變?yōu)椤?”或“1”變?yōu)椤?”翻轉(zhuǎn)1R-S觸發(fā)器&a&b反饋兩個(gè)輸入端兩個(gè)輸出端1.基本R-S觸發(fā)器電路Q與Q互補(bǔ)&a&b輸入RD=0,SD=1時(shí)若原狀態(tài)：11000110輸出仍保持：功能：&a&b輸入RD=0,SD=1時(shí)若原狀態(tài)：01111010輸出變?yōu)椋狠斎隦D=1,SD=0時(shí)若原狀態(tài)：10101011輸出變?yōu)椋?a&b輸入RD=1,SD=0時(shí)若原狀態(tài)：00110101輸出保持：&a&b輸入RD=1,SD=1時(shí)若原狀態(tài)：10111001輸出保持原狀態(tài)：&a&b輸入RD=1,SD=1時(shí)若原狀態(tài)：01110110輸出保持原狀態(tài)：&a&b輸入0信號撤走后狀態(tài)不定輸入0信號撤走后狀態(tài)不定輸入RD=0,SD=0時(shí)0011輸出全是1但當(dāng)RD=SD=0同時(shí)變?yōu)?時(shí)，翻轉(zhuǎn)快的門輸出變?yōu)?，另一個(gè)不得翻轉(zhuǎn)。&a&b狀態(tài)表保持原狀態(tài)01100信號后狀態(tài)不確定11011000此狀態(tài)應(yīng)被禁止！RDSDQ波形圖RDSDQQ禁用！狀態(tài)不定RDSDQ邏輯符號負(fù)脈沖觸發(fā)負(fù)脈沖觸發(fā)1)基本R-S觸發(fā)器為雙穩(wěn)態(tài)觸發(fā)器，只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩輸出互補(bǔ)。一般定義Q為觸發(fā)器的狀態(tài)。2)在輸入端加入負(fù)脈沖，可以使觸發(fā)器狀態(tài)變化。SD端加入負(fù)脈沖，使Q=1，SD稱為“置位”或“置1”端。RD端加入負(fù)脈沖，使Q=0，RD稱為“復(fù)位”或“清0”端。3)觸發(fā)器的翻轉(zhuǎn)直接受輸入信號的控制。歸納：2.可控RS觸發(fā)器&c&d&a&bCP時(shí)鐘信號直接置0電路直接置1&c&d&a&bCPCP=0時(shí)011觸發(fā)器保持原態(tài)功能CP=1時(shí)1&c&d&a&bCP輸出取決于R-S兩輸入端的狀態(tài)1100111001100110010011保持狀態(tài)表CPRSQ0φφ保持100保持1011011001111不確定Q&c&d&a&bCP=111CP脈沖過去后不確定簡化的狀態(tài)表Qn+1---下一狀態(tài)（CP過后）Qn---原狀態(tài)正脈沖觸發(fā)邏輯符號RDSDRSCQ直接置“0”端直接置“1”端畫出RS觸發(fā)器的輸出波形。設(shè)觸發(fā)器初始狀態(tài)為“0”CPRSQ使輸出全為1CP撤去后狀態(tài)不定1）令RD=0，觸發(fā)器輸出“0”；RD為直接置“0”端

SD=0，觸發(fā)器輸出“1”；SD為直接置“1”端正常工作時(shí)，“RD”“SD”置12）CP=0，觸發(fā)器輸出狀態(tài)無變化。保持原態(tài)；

CP=1，觸發(fā)器輸出狀態(tài)取決于R、S的狀態(tài)。觸發(fā)器翻轉(zhuǎn)的時(shí)刻應(yīng)該在CP脈沖的上升沿，觸發(fā)器的輸出狀態(tài)取決于兩輸入端的狀態(tài)。3）若CP脈沖過寬，則在CP正脈沖期間，觸發(fā)器可能產(chǎn)生空翻。邊沿觸發(fā)器可解決此問題。歸納：直接置“0”端1.JK觸發(fā)器邏輯符號RDSDCQKJ下降沿觸發(fā)!直接置“1”端2JK觸發(fā)器與D觸發(fā)器JK觸發(fā)器的功能J=K=0時(shí)：Qn+1=Qn

保持原態(tài)J=K=1時(shí)：Qn+1=Qn

來一個(gè)脈沖翻轉(zhuǎn)一次J=0，K=1時(shí)：Qn+1=0Qn+1=1J=1，K=0時(shí)：輸出與J的狀態(tài)一致JK觸發(fā)器的狀態(tài)表波形圖CPKJQJQ

保持Qn1、RD為直接置“0”端

SD為直接置“1”端正常工作時(shí)，“RD”“SD”置12、CP下降沿觸發(fā)器觸發(fā)翻轉(zhuǎn)負(fù)邊沿觸發(fā)器歸納：2.D觸發(fā)器電路圖CP下降沿觸發(fā)!CQKJDCP1CQKJDCP1功能10110D=0時(shí)D=1時(shí)01001CP下降沿觸發(fā)!狀態(tài)表邏輯符號CP下降沿時(shí),輸出翻轉(zhuǎn)為與D一致RDSDDCQCP上升沿觸發(fā)!狀態(tài)表邏輯符號CP上升沿時(shí),輸出翻轉(zhuǎn)為與D一致RDSDDCQCPDQ

畫出D觸發(fā)器的輸出波形。設(shè)Q的初始狀態(tài)為0。RDSDDCQCP上升沿觸發(fā)!歸納：1）RD為直接置“0”端

SD為直接置“1”端正常工作時(shí)，“RD”“SD”置12）D觸發(fā)器有負(fù)邊沿觸發(fā)器，也有正邊沿觸發(fā)器（看符號）。1.T觸發(fā)器和T’觸發(fā)器3觸發(fā)器邏輯功能的轉(zhuǎn)換狀態(tài)表T觸發(fā)器T’觸發(fā)器:計(jì)數(shù)型觸發(fā)器。來一個(gè)脈沖翻轉(zhuǎn)一次。2.觸發(fā)器邏輯功能的轉(zhuǎn)換（1）JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JK觸發(fā)器的狀態(tài)表D觸發(fā)器的狀態(tài)表（2）JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器JK觸發(fā)器的狀態(tài)表T觸發(fā)器的狀態(tài)表（3）各種觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器RSCQCP①可控R-S觸發(fā)器計(jì)數(shù)脈沖輸入端對應(yīng)于CP的每一個(gè)上升沿都翻轉(zhuǎn)一次②J-K觸發(fā)器計(jì)數(shù)脈沖輸入端對應(yīng)于CP的每一個(gè)下降沿都翻轉(zhuǎn)一次JKCQCP11DCQ③D觸發(fā)器對應(yīng)于CP的每一個(gè)上升沿都翻轉(zhuǎn)一次計(jì)數(shù)脈沖輸入端四人搶答電路。四人參加比賽，每人一個(gè)按鈕，其中一人按下按鈕后，相應(yīng)的指示燈亮。并且，其它按鈕按下時(shí)不起作用。電路的核心是74LS175四D觸發(fā)器。它的內(nèi)部包含了四個(gè)D觸發(fā)器，各輸入、輸出以字頭相區(qū)別，管腳圖見下頁。10.1.4觸發(fā)器應(yīng)用舉例CLRDCPQCLRDCPQCLRDCPQCLRDCPQ1Q1D2Q2DGND4Q4D3Q3D時(shí)鐘清零USC公用清零公用時(shí)鐘74LS175管腳圖74LS175邏輯狀態(tài)表輸入輸出CPDQn+1RD011××01010賽前先清零0輸出為零發(fā)光管不亮+5VD1D2D3D4

RDCP