數(shù)字電子技術(shù)基礎(chǔ)2

第三章組合邏輯電路組合邏輯電路的邏輯功能特點(diǎn)組合邏輯電路是指在任何時(shí)刻，電路的輸出狀態(tài)僅與該時(shí)刻各輸入變量的取值有關(guān)，而與電路以前的狀態(tài)無關(guān)。其特征是輸出狀態(tài)與輸入狀態(tài)呈即時(shí)性，電路沒有記憶功能。組合邏輯電路的電路特點(diǎn)由常用門電路組合而成，電路中沒有從輸出向輸入的反饋信號(hào)，也不存在可以存儲(chǔ)信號(hào)狀態(tài)的元件。

組合邏輯電路的特點(diǎn)3.1.1組合邏輯電路的分析方法

組合邏輯電路的分析一般是根據(jù)已知邏輯電路圖求出其邏輯功能的過程，實(shí)際上就是根據(jù)邏輯圖寫出其邏輯表達(dá)式、真值表，并歸納出其邏輯功能。組合邏輯電路的分析方法（1）寫出邏輯函數(shù)表達(dá)式（2）化簡邏輯得到函數(shù)與或表達(dá)式（3）列出真值表（4）從真值表找出規(guī)律，說明電路實(shí)現(xiàn)的功能3.1組合邏輯的基本分析方法和設(shè)計(jì)方法邏輯圖邏輯表達(dá)式最簡與或表達(dá)式最簡與或表達(dá)式真值表電路的邏輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。2.1.2組合邏輯電路的設(shè)計(jì)方法

組合邏輯電路設(shè)計(jì)主要是按具體的設(shè)計(jì)要求用邏輯函數(shù)加以描述，再用具體的電路加以實(shí)現(xiàn)的過程。1.組合邏輯電路設(shè)計(jì)方法（1）進(jìn)行邏輯抽象，列真值表。根據(jù)電路功能的描述，將其輸入與輸出的邏輯關(guān)系用真值表的形式列出。（2）寫表達(dá)式，并化簡。通過邏輯化簡，根據(jù)真值表寫出最簡的邏輯表達(dá)式。（3）根據(jù)表達(dá)式畫出電路的邏輯電路圖。例1：交通燈故障監(jiān)測電路設(shè)計(jì)任務(wù)設(shè)：燈亮為“1”，燈滅為“0”。狀態(tài)正常為“0”，不正常為“1”。真值表卡諾圖得邏輯式用邏輯門組成邏輯電路例2：用邏輯電路設(shè)計(jì)一個(gè)三輸入（I1、I2、I3）三輸出（L1、L2、L3）的優(yōu)先排隊(duì)電路。優(yōu)先級(jí)按I0、I1、I2順序，高電平有效。按題意的真值表簡化真值表得邏輯式轉(zhuǎn)成與非—與非表達(dá)式畫邏輯圖

例3設(shè)計(jì)一個(gè)路燈控制電路，要求實(shí)現(xiàn)的功能是：當(dāng)總電源開關(guān)閉合時(shí)，安裝在三個(gè)不同地方的三個(gè)開關(guān)都能獨(dú)立地將燈打開或熄滅；當(dāng)總電源開關(guān)斷開時(shí)，路燈不亮。按此要求得真值表

SABCY

SABCY00000001001000110100010101100111000000001000100110101011110011011110111101101001S=0總開關(guān)斷開S=1總開關(guān)閉合用卡諾圖化簡得邏輯圖1、半加器3.2加法器和數(shù)值比較器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進(jìn)位3.2.1加法器2、全加器

能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得本位和及進(jìn)位的邏輯電路稱為全加器。Ai、Bi：加數(shù)Ci-1：低位的進(jìn)位Si：本位的和Ci：向高位的進(jìn)位。全加器的邏輯圖和邏輯符號(hào)Ci用與非-與非式表示

1.用與門、非門和或門實(shí)現(xiàn)的電路

用與或非門實(shí)現(xiàn)先求Si和Ci。為此，合并值為0的最小項(xiàng)。再取反，得：實(shí)現(xiàn)多位客二進(jìn)制數(shù)雨相加的電翁路稱為加際法器。1、4位串行進(jìn)覺位加法器（三）馬集成全舟加器構(gòu)成：把n位全加違器串聯(lián)集起來，婚低位全腫加器的姑進(jìn)位輸掩出連接榆到相鄰更的高位聽全加器遵的進(jìn)位撫輸入。特點(diǎn)：進(jìn)位臭信號(hào)是援由低位烏向高位位逐級(jí)傳鞏遞的，邪所以運(yùn)習(xí)算速度竟較慢。2、超前進(jìn)投位加法器妥（并行進(jìn)鞋位加法器淋）進(jìn)位生爽成項(xiàng)進(jìn)位傳遞灶條件進(jìn)位表哥達(dá)式和表達(dá)式4位超前進(jìn)爆位加法器秒遞推公式超前進(jìn)位置電路集成二進(jìn)賓制4位超前劇進(jìn)位加醫(yī)法器加法器的密級(jí)連加法器的號(hào)應(yīng)用1、8421蕉BCD碼轉(zhuǎn)換為脊余3碼BCD碼+00匙11=余3碼2、二進(jìn)陜制并行兩加法/減法器C0-1＝0時(shí)，B0=B，電路執(zhí)行A+B運(yùn)算；當(dāng)C0-1＝1時(shí)，B1=B，電路執(zhí)行A－B=A+B運(yùn)算。3.2.殿2數(shù)值比餓較器用來完成洗兩個(gè)二進(jìn)放制數(shù)的大星小比較的卷邏輯電路半稱為數(shù)值修比較器，區(qū)簡稱比較芹器。一、1位數(shù)值來比較器設(shè)Ai＞Bi時(shí)Li＝1；Ai＝Bi時(shí)Gi＝1；Ai＜Bi時(shí)Mi＝1。得1位數(shù)值架比較器婆的真值激表。邏輯表達(dá)麗式變換為丹與非—與非式得邏輯忽圖二、4位數(shù)值比濫較器兩個(gè)4位二進(jìn)制料數(shù)值比較A=A3A2A1A0，B=B3B2B1B0當(dāng)A＞B、L=1、G=M惱=0A=B、G=1、L=M蝴=0A＜B、M=1、L=G=鄭0（一）使列用比較法姿（遲從高向低鞋依次判別近）當(dāng)A3＞B3、則必然A＞B、L=1當(dāng)A3=B3、則須牌判A2、B2，當(dāng)A2＞B2，則L=1……….當(dāng)A3=B3、………瘦.A0=B0，則G=1當(dāng)A3＜B3、……….震.A0＜B0，則M=1因此得L、G、M的邏輯達(dá)表達(dá)式或得4位數(shù)值比煎較器邏輯膏圖集成數(shù)值鑰比較器4位數(shù)值比漿較器真值季表TTL電路：最低4位的級(jí)聯(lián)飯輸入端A＇>B＇、A＇<B＇和A＇=B＇必燦須預(yù)先黨分別預(yù)踐置為0、0、1。串聯(lián)擴(kuò)展CMOS比較器乏的級(jí)聯(lián)最低4位的級(jí)聯(lián)跨輸入端A>B、A=B和A<B必須預(yù)碌先分別搏預(yù)置為1、1、0。3.3編碼器和旅譯碼器實(shí)現(xiàn)編碼脊操作的電動(dòng)路稱為編沫碼器。一、二進(jìn)制估編碼器（1）3位二進(jìn)制壯編碼器輸入8個(gè)互斥的栽信號(hào)輸出3位二進(jìn)制斯代碼真值表邏輯表達(dá)偵式邏輯圖（2）3位二進(jìn)制叫優(yōu)先編碼篇器在優(yōu)先編風(fēng)碼器中優(yōu)擺先級(jí)別高沙的信號(hào)排脆斥級(jí)別低爆的，即具奧有單方面健排斥的特央性。設(shè)I7的優(yōu)先襪級(jí)別最頃高，I6次之，依陪此類推，I0最低。真值表邏輯表達(dá)釣式邏輯圖8線-3線優(yōu)先拉編碼器（3）集成3位二進(jìn)游制優(yōu)先層編碼器集成3位二進(jìn)制嘉優(yōu)先編碼柱器74LS織148ST為使能輸上入端，低緞電平有效牛。YS為使能厚輸出端港，通常樓接至低蔽位芯片漢的端。YS和ST配合可商以實(shí)現(xiàn)直多級(jí)編霸碼器之疲間的優(yōu)胳先級(jí)別欲的控制買。YEX為擴(kuò)展輸亮出端，是碧控制標(biāo)志覽級(jí)連時(shí)可千作輸出位取的擴(kuò)展。集成二進(jìn)特制優(yōu)先編揀碼器74LS木148的真值表輸入：婚邏輯0(低電平）倘有效輸出：辟邏輯0(低電平迫）有效集成3位二進(jìn)貫制優(yōu)先裳編碼器74L舞S14斷8的級(jí)聯(lián)二、沃二-十進(jìn)制編程碼器1、842桑1B拉CD碼編碼器輸入10個(gè)互斥的盛數(shù)碼輸出4位二進(jìn)制槳代碼真值表邏輯表達(dá)傻式邏輯圖2、8421抽BCD碼優(yōu)先編運(yùn)碼器真值表邏輯表撈達(dá)式邏輯圖8421樸BCD優(yōu)先編碼躺器3、集成10線-4線優(yōu)先編乖碼器3.3歇.2譯碼器譯碼是薪編碼的睛相反過生程，把哄二進(jìn)制賤代碼翻增譯成我乘們需要畫的不同室類型的吐輸出信省號(hào)的過已程稱為疼譯碼，回實(shí)現(xiàn)譯何碼操作回的電路搬稱為譯帝碼器。一、二許進(jìn)制譯讓碼器設(shè)二進(jìn)制麥譯碼器的御輸入端為n個(gè)，則貧輸出端乖為2n個(gè)，且對助應(yīng)于輸入囑代碼的每雅一種狀態(tài)牌，2n個(gè)輸出中閣只有一個(gè)去為1（或?yàn)?），其來余全為0（或?yàn)?）。二進(jìn)制水譯碼器漢可以譯午出輸入賺變量的隙全部狀齊態(tài)，故甩又稱為庸變量譯煎碼器。（一）3位二進(jìn)慈制譯碼停器真值表輸入：3位二進(jìn)慮制代碼固輸出難：8個(gè)互斥誰的信號(hào)邏輯表圖達(dá)式邏輯圖電路特里點(diǎn)：與門繳組成的秒陣列（二）兵集成二鞋進(jìn)制譯過碼器74L版S13久8A2、A1、A0為二進(jìn)制跟譯碼輸入俗端，Y7~Y0為譯碼某輸出端雖（低電捆平有效玩），S1、S2、S3為選通控逢制端。當(dāng)S1＝1、S2+S3=0時(shí)，譯卻碼器處削于工作甲狀態(tài)；鄉(xiāng)豐當(dāng)S1＝0時(shí)，譯碼戀器處于禁閣止?fàn)顟B(tài)。真值表輸入：自然二敵進(jìn)制碼輸出：低電平析有效（三）74L兩S13偽8的級(jí)聯(lián)二-十進(jìn)制譯椒碼器的輸探入是十進(jìn)乒制數(shù)的4位二進(jìn)制傅編碼（BCD碼），濁分別用A3、A2、A1、A0表示；輸副出的是與10個(gè)十進(jìn)魔制數(shù)字夠相對應(yīng)兩的10個(gè)信號(hào)末，用Y9～Y0表示。汗由于二-十進(jìn)制萍譯碼器績有4根輸入娛線，10根輸出線聾，所以又培稱為4線-10線譯碼陜器。二、延二-十進(jìn)制棵譯碼器1、842陶1B值CD碼譯碼扯器把二-十進(jìn)制艱代碼翻歡譯成10個(gè)十進(jìn)遺制數(shù)字跑信號(hào)的匠電路，或稱為二-十進(jìn)制決譯碼器洞。4線~10線譯碼去器真值野表（輸快出高電逮平有效羞）得邏輯級(jí)表達(dá)式邏輯圖２、集鐘成842怖1B丙CD碼譯碼殖器74L挨S4274LS貴42譯碼器腫是拒絕灰偽碼的假當(dāng)輸入101持0—1屬111時(shí)輸出全豬為1。三.顯示譯慰碼器1、LED顯示器用來驅(qū)動(dòng)吼各種顯示券器件，從衡而將用二灑進(jìn)制代碼蠻表示的數(shù)洪字、文字皆、符號(hào)翻回譯成人們晶習(xí)慣的形商式直觀地瞎顯示出來霸的電路，夠稱為顯示倡譯碼器。I限流電芳阻R的取值一般D的管壓財(cái)降為1.5~趙2V，發(fā)光輸管的電批流應(yīng)為5~1望0mA則b=c=拖f=g=尚0，a=d查=e=幅1時(shí)c=d姿=e=異f=g謠=0，a=b=狀1時(shí)共陽極顯示譯碼遺器的驅(qū)動(dòng)政電路2、顯示象譯碼器真值表僅設(shè)適用于共勻陽極LED真值表的卡諾圖Yb的卡諾穴圖Yc的卡諾粒圖842守1盼BCD碼輸入辛的顯示智譯碼器2、集成顯格示譯碼器74LS園48引腳排錫列圖74L亡S48功能表功能介熱紹數(shù)碼顯示拆電路的動(dòng)蓋態(tài)滅零3.4數(shù)據(jù)選擇燒器和數(shù)據(jù)惹分配器3.4低.1數(shù)據(jù)選后擇器數(shù)據(jù)選擇迅器的邏輯虎功能：即其能從多個(gè)互輸入數(shù)據(jù)葡中選出一蜓個(gè)送到輸堅(jiān)出端所以乘又稱多路早開關(guān)。數(shù)仆據(jù)選擇器亡的邏輯框擱圖及等效艇電路如下表圖所示。一、4選1數(shù)據(jù)選轎擇器真值表邏輯表征達(dá)式地址變量輸入數(shù)據(jù)由地址喪碼決定蛙從４路花輸入中社選擇哪弄１路輸限出。邏輯圖二、鎖集成數(shù)沈據(jù)選擇器集成雙4選1數(shù)據(jù)選死擇器74L到S15玩3選通控制嫂端S為低電伙平有效怖，即S=0時(shí)芯片協(xié)被選中奸，處于劇工作狀栽態(tài)；S=1時(shí)芯片筋被禁止汪，Y≡0。集成8選1數(shù)據(jù)選擇系器74L薪S15活174LS貢151的真值強(qiáng)表數(shù)據(jù)選擇私器的擴(kuò)展3.4甘.2數(shù)據(jù)分淘配器數(shù)據(jù)分目配器的濃邏輯功燥能是，有將1個(gè)輸入蘋數(shù)據(jù)傳備送到多簡個(gè)輸出花端中的1個(gè)輸出端斯，具體傳凈送到哪一卻個(gè)輸出端勢，也是由肢一組選擇預(yù)控制信號(hào)之確定。一、1路-4路數(shù)據(jù)分轉(zhuǎn)配器由地址碼移決定將輸概入數(shù)據(jù)Ｄ鐮送給哪１喊路輸出。真值表邏輯表達(dá)駐式地址變量輸入數(shù)據(jù)邏輯圖二、石集促成數(shù)據(jù)牙分配器把二進(jìn)制抗譯碼器的州使能端作核為數(shù)據(jù)輸圖入端，二于進(jìn)制代碼塵輸入端作崇為地址碼道輸入端，群則帶使能安端的二進(jìn)錘制譯碼器虛就是數(shù)據(jù)尸分配器。由74L貿(mào)S13罵8構(gòu)成的1路-8路數(shù)據(jù)分原配器數(shù)據(jù)輸入端G1=1G2A=0地址輸入端數(shù)據(jù)分配恨器和數(shù)據(jù)俘選擇器一渣起構(gòu)成數(shù)映據(jù)分時(shí)傳春送系統(tǒng)3.5用集成電位路實(shí)現(xiàn)邏坐輯函數(shù)3.5揮.1數(shù)據(jù)選擇案器實(shí)現(xiàn)邏支輯函數(shù)數(shù)據(jù)選擇攔器的主要鐵特點(diǎn)：（1）具有標(biāo)晨準(zhǔn)與或表渡達(dá)式的形攤式。即：（2）提供了上地址變量魔的全部最浩小項(xiàng)。（3）一般勾情況下概，Di可以當(dāng)作姐一個(gè)變量盾處理。因?yàn)槿魏位诮M合邏輯削函數(shù)總可饅以用最小貿(mào)項(xiàng)之和的寒標(biāo)準(zhǔn)形式蕩構(gòu)成。所疾以，利用充數(shù)據(jù)選擇輔器的輸入Di來選擇祥地址變懲量組成稅的最小厚項(xiàng)mi，可以實(shí)飽現(xiàn)任何所賓需的組合客邏輯函數(shù)消。基本步驟確定數(shù)垂據(jù)選擇驅(qū)器確定地址夜變量21取n=k-五1個(gè)地址變其量的數(shù)據(jù)縣選擇器，k為變量的應(yīng)個(gè)數(shù)。3個(gè)變量撐，選用2地址變量狹的數(shù)據(jù)選扣擇器。A1=A、A0=B、Di代表C的取值根據(jù)邏鋤輯函數(shù)姓選擇電輩路1選用74LS惜153274L像S15戴3有兩個(gè)地壩址變量的插輸入端。（1）公式購法函數(shù)的都標(biāo)準(zhǔn)與貧或表達(dá)休式：4選1數(shù)據(jù)選鋒擇器輸坊出信號(hào)盆的表達(dá)阻式：比較F和Y，得：3畫連線鉆圖4（2）圖形股法3.6只讀存儲(chǔ)插器只讀存晉儲(chǔ)器(ROM叉①)因存入坐信息后畜其內(nèi)容模只能讀階出而不魯能改寫庫，按照健數(shù)據(jù)寫洗入方式衛(wèi)特點(diǎn)不慰同，分島成掩模ROM、可編程ROM和可擦鑒除可編萄程ROM三種類型襲，然而就洞總體結(jié)構(gòu)粉、基本工蛋作原理和允使用方法漠而言，它湯們之間并忍無區(qū)別?！钛谀OM的內(nèi)容是頂在芯片制使作時(shí)通過吸掩模版的?？刂疲舍t(yī)廠家在生或產(chǎn)過程中兇寫入信息昨的，出廠旅時(shí)已完全杏固定下來砌，使用時(shí)梢不能更改懷；☆可編程ROM又稱為PRO動(dòng)M，其內(nèi)容歸可由用戶葉編好后寫醋入，但只匠能寫一次顫，一經(jīng)寫那入就不能簽再更改；☆可擦除這可編程ROM又叫做EPRO攝R，儲(chǔ)存侄的數(shù)據(jù)肚可以通碰過紫外受線照射套進(jìn)行擦泉除和改叫寫，但訴正常使奸用時(shí)也亞只能進(jìn)劣行讀出脖操作。3.6.今1R褲OM的結(jié)構(gòu)及儀工作原理一、ROM的結(jié)構(gòu)示套意圖1．基本結(jié)碑構(gòu)ROM的基本餓結(jié)構(gòu)示維意圖。A0、A1、……An-1，是輸入鏡的n位地址2．內(nèi)部結(jié)洞構(gòu)示意圖ROM的內(nèi)部傭結(jié)構(gòu)示票意圖，輝輸入的n位地址候碼A0、A1、…An-1。經(jīng)地址煉譯碼器譯凳碼后，產(chǎn)筆生2n個(gè)輸出信勝號(hào)W2n-1、W2n-2、…、W0，稱為字冒選擇線，錢可看成是拌一個(gè)個(gè)具帶體的地址蜂。對應(yīng)ROM有2n個(gè)存儲(chǔ)累單元，籍每一個(gè)泄單元都鴿有一個(gè)陵相應(yīng)地閣址，D0、D1…Db-1。是輸出火的b位數(shù)據(jù)，地址輸隊(duì)入A0…..An-1產(chǎn)生的擇譯碼輸怖出W0……W2n-1稱為“蔽字線”“字線”撥用于存儲(chǔ)跳單元的地梯址選擇。烤被選中的件地址單元嬌中所存的忍數(shù)據(jù)通過D0….Db-1數(shù)據(jù)線輸孫出。3．邏輯懂結(jié)構(gòu)示弦意圖(1)中、大燈規(guī)模集索成電路某中邏輯門圖簡化脹畫法的垂約定在繪制中濫、大規(guī)模眨集成電路帳的邏輯圖適時(shí)，為方本便起見，量常用圖中牌所示的簡榨化畫法。引圖(a)是一個(gè)羊多輸入瓜端與門撤，豎線卵為一組淺輸入信同號(hào)，用蜜與橫線級(jí)相交叉傅的點(diǎn)的倉狀態(tài)表底示相應(yīng)宣輸入信誤號(hào)是否室接到了頁該與門盟的輸入甜端上。交叉點(diǎn)上怨畫小圓點(diǎn)衡者表示連窯上了且為凡永久連接鑰，不能通節(jié)過編程改碗變；交叉菠點(diǎn)上畫“×”的表示編趨程連接，雨可以通過峰編程將其善斷開；既暢無小圓點(diǎn)廢也無“×”者表示斷記開。圖(b)是多輸國入端或硬門，交俗叉點(diǎn)狀釋態(tài)的約錘定和多擱輸入端靜與門相處同。圖(c)所示是同凝相輸出、古反相輸出覽和具有互遭補(bǔ)輸出的咬各種緩沖具器(2)邏輯結(jié)旱構(gòu)示意擋圖下圖所怠示結(jié)構(gòu)給圖中，晚與門陣耍列里有2n個(gè)與門排，它們投組成了輩一個(gè)n位二進(jìn)制疼譯碼器，償其輸出是n個(gè)輸入變墨量A0～An-1的2n個(gè)最小項(xiàng)舍?；蜷T陣斯列中有b個(gè)或門，塵每一個(gè)或帳門的輸出劃就是由輸甘入變量的之若干個(gè)最或小項(xiàng)構(gòu)成箭的一個(gè)邏生輯函數(shù)。員從ROM的邏輯薄結(jié)構(gòu)示核意圖可撕知，它蹦實(shí)現(xiàn)的厘都是輸邁出函數(shù)派的標(biāo)準(zhǔn)視與或表律達(dá)式。Z0=m1+mi+m2n-1Z1=m0+m1+miZb-1=m0+m1+mi+m2n-1ROM的基本莊工作原曾理W0=m0=A1A0W1=m1=A1A0W2=m2=A1A0W3=m3=A1A0D0=W0+W2=m0+m2=A1A0+A1A0=A0D1=W1+W2+W3=m1+m2+m3=A1A0+A1A0+A1A0=A0+A1D2=W0+W2+W3=m0+m2+m3=A1A0+A1A0+A1A0=A0+A1D3=W1+W3=m1+m3=A1A0+A1A0=A0ROM輸出數(shù)據(jù)殃真值表ROM的應(yīng)用亂舉例[例]1做函數(shù)堵運(yùn)算表籠電路盤實(shí)后現(xiàn)y=x2的運(yùn)算表疼（x的取值則為0~1鄰5的正數(shù)）Y7=m12+m13+m14+m15。Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y4=m4+m5+m7+m9+m11+m12Y3=m3+m5+m11+m13Y2=m2+m6+m10+m14得ROM存儲(chǔ)矩委陣連接奧圖Y1=0Y0=m1+m3+