Xilinx內(nèi)嵌快存儲(chǔ)器的使用

/Xilinx公司提供了大量的存儲(chǔ)器資源，包括了內(nèi)嵌的塊存儲(chǔ)器、分布式存儲(chǔ)器以及16位的移位寄存器.利用這些資源可以生成深度、位寬可配置的RAM、ROＭ、FIFＯ以及移位寄存器等存儲(chǔ)邏輯。其中,塊存儲(chǔ)器是硬件存儲(chǔ)器,不占用任何邏輯資源，其余兩類都是Xilinx專有的存儲(chǔ)結(jié)構(gòu),由FPGA芯片的查找表和觸發(fā)器資源構(gòu)建的,每個(gè)查找表可構(gòu)成1６1位的分布式存儲(chǔ)器或移位寄存器。一般來講，塊存儲(chǔ)器是寶貴的資源,通常用于大數(shù)據(jù)量的應(yīng)用場(chǎng)合，而其余兩類用于小數(shù)據(jù)量環(huán)境。１.塊存儲(chǔ)器的組成和功能介紹在XilｉｎｘFPGA中，塊ＲAM是按照列來排列的,這樣保證了每個(gè)CＬB單元周圍都有比較接近的塊RＡM用于存儲(chǔ)和交換數(shù)據(jù)。與塊RAＭ接近的是硬核乘加單元，這樣不僅有利于提高乘法的運(yùn)算速度,還能形成微處理器的雛形，在數(shù)字信號(hào)處理領(lǐng)域非常實(shí)用.例如,在Spartan3E系列芯片中，塊RAM分布于整個(gè)芯片的邊緣，其外部一般有兩列CLＢ，如圖4—120所示，可直接對(duì)輸入數(shù)據(jù)進(jìn)行大規(guī)模緩存以及數(shù)據(jù)同步操作，便于實(shí)現(xiàn)各種邏輯操作。圖4-1２0Sｐartaｎ3Ｅ系統(tǒng)芯片中塊RＡM的分布圖塊RAM幾乎是ＦＰGA器件中除了邏輯資源之外用得最多的功能塊，Xilｉnx的主流ＦＰGＡ芯片內(nèi)部都集成了數(shù)量不等的塊RAM硬核資源，速度可以達(dá)到數(shù)百兆赫茲，不會(huì)占用額外的CLＢ資源,而且可以在IＳE環(huán)境的IP核生成器中靈活地對(duì)RAM進(jìn)行配置，構(gòu)成單端口RAM、簡(jiǎn)單雙口ＲAＭ、真正雙口RＡＭ、ROM（在RＡM中存入初值）和ＦIＦO等應(yīng)用模式,如圖４—１2１所示.同時(shí),還可以將多個(gè)塊RＡＭ通過同步端口連接起來構(gòu)成容量更大的塊RＡM。圖4－12１塊RＡＭ組合操作示意圖1)單端口RAM模式單端口ＲAＭ的模型如圖4－12２所示，只有一個(gè)時(shí)鐘源CLK,WE為寫使能信號(hào)，EＮ為單口ＲAM使能信號(hào)，SSR為清零信號(hào)，ADＤR為地址信號(hào)，DI和DＯ分別為寫入和讀出數(shù)據(jù)信號(hào)。圖4－1２2Xilｉｎｘ單端塊RAM的示意模型單端口ＲAM模式支持非同時(shí)的讀寫操作.同時(shí)每個(gè)塊RAM可以被分為兩部分，分別實(shí)現(xiàn)兩個(gè)獨(dú)立的單端口RAM.需要注意的是，當(dāng)要實(shí)現(xiàn)兩個(gè)獨(dú)立的單端口RAＭ模塊時(shí)，首先要保證每個(gè)模塊所占用的存儲(chǔ)空間小于塊RAＭ存儲(chǔ)空間的1/2。在單端口RＡM配置中，輸出只在ｒｅａd－during－write模式有效，即只有在寫操作有效時(shí)，寫入到RＡM的數(shù)據(jù)才能被讀出。當(dāng)輸出寄存器被旁路時(shí)，新數(shù)據(jù)在其被寫入時(shí)的時(shí)鐘上升沿有效。2）簡(jiǎn)單的雙端口RAＭ簡(jiǎn)單雙端口RAM模型如圖4-123所示，圖中上邊的端口只寫，下邊的端口只讀，因此這種RAM也被稱為偽雙端口RＡM(PseｕdｏＤuaｌPｏrtRAＭ)。這種簡(jiǎn)單雙端口RAＭ模式也支持同時(shí)的讀寫操作。圖4—123Ｘilｉnx簡(jiǎn)單雙端口塊RAM的示意模型塊RAＭ支持不同的端口寬度設(shè)置,允許讀端口寬度與寫端口寬度不同。這一特性有著廣泛地應(yīng)用,例如:不同總線寬度的并串轉(zhuǎn)換器等。在簡(jiǎn)單雙端口RAM模式中,塊RAＭ具有一個(gè)寫使能信號(hào)ｗｒen和一個(gè)讀使能信號(hào)rｄeｎ，當(dāng)ｒden為高電平時(shí),讀操作有效。當(dāng)讀使能信號(hào)無(wú)效時(shí),當(dāng)前數(shù)據(jù)被保存在輸出端口。當(dāng)讀操作和寫操作同時(shí)對(duì)同一個(gè)地址單元時(shí)，簡(jiǎn)單雙口RＡM的輸出或者是不確定值,或者是存儲(chǔ)在此地址單元的原來的數(shù)據(jù)。3）真正雙端口RＡM模式真正雙端口RAM模型如圖4-１2４所示，圖中上邊的端口A和下邊的端口B都支持讀寫操作，WＥA、WEB信號(hào)為高時(shí)進(jìn)行寫操作,低為讀操作.同時(shí)它支持兩個(gè)端口讀寫操作的任何組合：兩個(gè)同時(shí)讀操作、兩個(gè)端口同時(shí)寫操作或者在兩個(gè)不同的時(shí)鐘下一個(gè)端口執(zhí)行寫操作，另一個(gè)端口執(zhí)行讀操作.圖4—１２４Xilｉnx真正雙端口塊RAM的示意模型真正雙端口RAM模式在很多應(yīng)用中可以增加存儲(chǔ)帶寬。例如,在包含嵌入式處理器MiroBlazｅ和DMA控制器系統(tǒng)中，采用真正雙端口RAM模式會(huì)很方便；相反，如果在這樣的一個(gè)系統(tǒng)中，采用簡(jiǎn)單雙端口RAM模式,當(dāng)處理器和DＭA控制器同時(shí)訪問RAM時(shí)，就會(huì)出現(xiàn)問題。真正雙端口RＡM模式支持處理器和DMA控制器同時(shí)訪問,這個(gè)特性避免了采用仲裁的麻煩,同時(shí)極大地提高了系統(tǒng)的帶寬。一般來講，在單個(gè)塊RAＭ實(shí)現(xiàn)的真正雙端口RAM模式中,能達(dá)到的最寬數(shù)據(jù)位為３6比特＊5１２，但可以采用級(jí)聯(lián)多個(gè)塊RＡM的方式實(shí)現(xiàn)更寬數(shù)據(jù)位的雙端口RＡM.當(dāng)兩個(gè)端口同時(shí)向同一個(gè)地址單元寫入數(shù)據(jù)時(shí)，寫沖突將會(huì)發(fā)生，這樣存入該地址單元的信息將是未知的。要實(shí)現(xiàn)有效地向同一個(gè)地址單元寫入數(shù)據(jù),A端口和Ｂ端口時(shí)鐘上升沿的到來之間必須滿足一個(gè)最小寫周期時(shí)間間隔.因?yàn)樵趯憰r(shí)鐘的下降沿，數(shù)據(jù)被寫入塊RＡM中,所以A端口時(shí)鐘的上升沿要比B端口時(shí)鐘的上升沿晚到來１/2個(gè)最小寫時(shí)鐘周期,如果不滿足這個(gè)時(shí)間要求，則存入此地址單元的數(shù)據(jù)無(wú)效。4）ROM模式塊RAM還可以配置成ROM，可以使用存儲(chǔ)器初始化文件（。coe）對(duì)ＲOＭ進(jìn)行初始化，在上電后使其內(nèi)部的內(nèi)容保持不變,即實(shí)現(xiàn)了ROＭ功能。5)FIFO模式FIFO即先入先出，其模型如圖4－125所示。在ＦIＦＯ具體實(shí)現(xiàn)時(shí)，數(shù)據(jù)存儲(chǔ)的部分是采用簡(jiǎn)單雙端口模式操作的,一個(gè)端口只寫數(shù)據(jù)而另一個(gè)端口只讀數(shù)據(jù),另外在RＡM(塊RAM和分布式ＲＡＭ）周圍加一些控制電路來輸出指示信息。ＦＩFＯ最重要的特征是具備“滿（FULＬ)"和“空（EMPTY)”的指示信號(hào)，當(dāng)FUＬＬ信號(hào)有效時(shí)（一般為高電平),就不能再往FIFＯ中寫入數(shù)據(jù)，否則會(huì)造成數(shù)據(jù)丟失；當(dāng)ＥＭＰTY信號(hào)有效時(shí)（一般為高電平),就不能再?gòu)腇IFＯ中讀取數(shù)據(jù),此時(shí)輸出端口處于高阻態(tài)。圖4－1２5XilinxFIＦO模塊的示意模型2．塊RAMIPCoｒe的使用塊ＲAM已在本書第3章有過介紹,這里就不再贅述。3。ROＭ存儲(chǔ)器ＩPCorｅ的使用對(duì)于ROＭ模塊，主要是生成相應(yīng)的。coe文件.下面以一個(gè)實(shí)例介紹如何借助MATLAB生成ROM的.cｏｅ文件。例4—8生成定點(diǎn)正余弦波形數(shù)值,形成．cｏｅ文件并加載到塊ＲＯM中。整體過程主要分為下面的3步.首先,利用MATＬAB計(jì)算出正余弦波形的浮點(diǎn)值，并量化１6比特的定點(diǎn)波形數(shù)值：?x=linsｐａce(0，6.28，102４）；//在區(qū)間[0,6.2８]之間等間隔地取10２4個(gè)點(diǎn)

y1=ｃos(ｘ);//計(jì)算相應(yīng)的正余弦值?y２=sｉｎ(x）;?/／由于正余弦波形的值在[0,１]之間,需要量化成1６比特，先將數(shù)值放大

y1＝ｙ1＊32678；

ｙ2＝y(tǒng)2*327６８;

//再將放大的浮點(diǎn)值量化，并寫到存放在Ｃ盤的文本中?fid=fｏpen('c:／ｃoｓ_ｃoe。txt’,＇wｔ'）;?fprintf(fｉd，'%16．0f\n'，y1）；//在寫文件的時(shí)候量化成1６比特

fclose(fid）?ｆiｄ=fｏpeｎ(’ｃ：/sin_cｏｅ。txt'，’ｗt’）；?fｐrintf(fid，'％16。0ｆ\ｎ'，ｙ2）；?fclosｅ(fiｄ）其次，生成coe文件。在Ｃ盤根目錄下，將coｓ＿coe。txt和sin_coe。txt的后綴改成。coe,打開文件，把每一行之間的空格用文本的替換功能換成逗號(hào)“，"，并在最后一行添加一個(gè)分號(hào)“；”.最后在文件的最開始添加下面兩行：

ｍｅｍoｒy＿initiａlizａｔiｏｎ_radｉx=10；

meｍoｒｙ＿ｉnｉtializatｉon_vector=

然后保存文件退出.最后,將cｏe文件加載到ＢLOＣKROM所生成的ROM中。新建一個(gè)BLＯCKRAM的IPcore,其位置為“Memorｉｅs＆ＳtｏrａgｅElemｅntsＲAMs＆ROMSBｌｏckMemｏryＧeneratorv2.4”,在第一頁(yè)選擇siｎglepo