ADDA轉(zhuǎn)換電路演示文稿

ADDA轉(zhuǎn)換電路演示文稿現(xiàn)在是1頁\一共有40頁\編輯于星期日在過程控制和信息處理中經(jīng)常遇到大量的連續(xù)變化的物理量，如話音、溫度、壓力、流量等，它們的值隨時間連續(xù)變化。處理這些信號時，首先需要傳感器將這些物理量轉(zhuǎn)換為連續(xù)變化的電壓或電流信號，再經(jīng)模擬—數(shù)字轉(zhuǎn)換電路（A/D）轉(zhuǎn)換為數(shù)字量，送入計算機或數(shù)字控制電路進行處理。處理的結(jié)果又需要經(jīng)過數(shù)字—模擬（D/A）轉(zhuǎn)換變成電壓、電流等模擬量實現(xiàn)自動控制。圖示為一個典型的數(shù)字控制系統(tǒng)框圖。

數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院現(xiàn)在是2頁\一共有40頁\編輯于星期日可以看出，A/D轉(zhuǎn)換和D/A轉(zhuǎn)換是現(xiàn)代數(shù)字化設(shè)備中不可缺少的部分，是數(shù)字電路和模擬電路中間的接口電路。為了保證數(shù)據(jù)處理結(jié)果的準(zhǔn)確性，要求A/D、D/A轉(zhuǎn)換有一定的轉(zhuǎn)換精度。同時，為了適應(yīng)快速過程控制和檢測的需要，A/D轉(zhuǎn)換和D/A轉(zhuǎn)換必須有足夠快的轉(zhuǎn)換速度。為此，轉(zhuǎn)換精度和轉(zhuǎn)換速度乃是衡量A/D轉(zhuǎn)換和D/A轉(zhuǎn)換性能優(yōu)劣的主要標(biāo)志。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院現(xiàn)在是3頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院D/A轉(zhuǎn)換器權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路電路由權(quán)電阻網(wǎng)絡(luò)20R、21R、22R、23R，電子模擬開關(guān)S0、S1、S2、S3，基準(zhǔn)電壓UREF及求和運算放大器組成。現(xiàn)在是4頁\一共有40頁\編輯于星期日輸入4位數(shù)字量D3、D2、D1、D0分別控制模擬電子開關(guān)S3、S2、S1、S0的工作狀態(tài)。當(dāng)Di為“1”時，開關(guān)Si接通參考電壓UREF，反之Di為“0”時，開關(guān)Si接地。求和運算放大器的輸出電壓為：數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院現(xiàn)在是5頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院現(xiàn)在是6頁\一共有40頁\編輯于星期日

n位的權(quán)電阻D/A轉(zhuǎn)換器，其輸出電壓為：上式表明，輸出的模擬電壓與輸入的數(shù)字量大小成正比。當(dāng)輸入數(shù)字量全為0時，輸出電壓為0V；當(dāng)輸入數(shù)字量全為1時，輸出電壓為上述電路結(jié)構(gòu)簡單，缺點是構(gòu)成權(quán)電阻的阻值范圍較寬，品種較多。為保證D/A轉(zhuǎn)換的精度，要求電阻的阻值很精確，但要保證范圍很寬的電阻均具有很高的精度，這給集成電路的生產(chǎn)帶來了困難。因此，集成電路中較少采用這種DAC電路。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院現(xiàn)在是7頁\一共有40頁\編輯于星期日倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電路由倒T型電阻網(wǎng)絡(luò)、模擬開關(guān)和運算放大器組成。倒T型電阻網(wǎng)絡(luò)由R、2R兩種阻值的電阻構(gòu)成。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院輸入數(shù)字量分別控制D3、D2、D1、D0分別控制模擬開關(guān)S3、S2、S1、S0的工作狀態(tài)?，F(xiàn)在是8頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院當(dāng)Di為“1”時，Si接通集成運放的反相輸入端，當(dāng)Di為“0”時，Si接集成運放的同相輸入端。集成運放的同相輸入端接地，由于虛地，則反相輸入端也相當(dāng)接地。這樣，不管開關(guān)SI接那邊，流過各電阻支路的電流不變。根據(jù)電路的連接關(guān)系，標(biāo)出各支路電流方向及大小如圖示：現(xiàn)在是9頁\一共有40頁\編輯于星期日流入集成運放反相輸入端的電流由數(shù)字量Di控制，為0時，電流流入同相輸入端，為1時流入反相輸入端。輸出電壓為：數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院n位的權(quán)電阻D/A轉(zhuǎn)換器，其輸出電壓為：與權(quán)電阻網(wǎng)絡(luò)結(jié)論相同?，F(xiàn)在是10頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院倒T型DAC電路只采用兩種電阻，故在集成電路制造中廣泛應(yīng)用，是目前D/A轉(zhuǎn)換器速度較快的一種。采用倒T形電阻網(wǎng)絡(luò)的單片集成D/A轉(zhuǎn)換器CB7520的電路原理圖。輸入為10位二進制數(shù)，采用CMOS電路構(gòu)成的模擬開關(guān)。現(xiàn)在是11頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院D/A轉(zhuǎn)換器的轉(zhuǎn)換精度分辨率用輸入的二進制數(shù)碼的位數(shù)給出。分辨率為n位的D/A轉(zhuǎn)換器，輸出模擬電壓給出2n不同等級的輸出電壓，對應(yīng)代碼從全0到全1分。分辨率越高，表明輸出模擬電壓可以分辨更小的電壓。D/A轉(zhuǎn)換器的轉(zhuǎn)換精度通常采用分辨率和轉(zhuǎn)換誤差來描述。分辨率有時也用D/A轉(zhuǎn)換器能夠分辨出來的最小電壓（此時輸入數(shù)字代碼只有最低有效位為1，其余各位都為0）與最大輸出輸出電壓（此時輸入數(shù)字代碼所有各位都為1）之比給出。如10位的D/A轉(zhuǎn)換器分辨率可以表示為：現(xiàn)在是12頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院然而，由于D/A轉(zhuǎn)換器中的權(quán)電阻、模擬開關(guān)導(dǎo)通及截止時電阻、參考電壓值、集成運算放大器等各個環(huán)節(jié)在參數(shù)和性能上均和理論值之間存在差異，所以實際能達到的精度要由轉(zhuǎn)換誤差來決定。它表示由各種因素引起的一個綜合上與理想轉(zhuǎn)換之間的最大偏差。常見的集成D/A轉(zhuǎn)換器一類器件的內(nèi)部只包含電阻網(wǎng)絡(luò)和模擬開關(guān)，如CB7520。而另一類器件內(nèi)部還包含運算放大器以及參考電壓源的發(fā)生電路。為了獲得高精度的D/A轉(zhuǎn)換器，除了選擇用高分辨率的D/A轉(zhuǎn)換器，還要選用高穩(wěn)定性的參考電壓源和低漂移的運算放大器等?，F(xiàn)在是13頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通常用建立時間tset來定量描述轉(zhuǎn)換速度。建立時間是指，從輸入數(shù)字量發(fā)生突變開始，直到輸出電壓進入與穩(wěn)態(tài)值相差±1/2LSB范圍內(nèi)的這段時間。一般產(chǎn)品說明給出的都是輸入從全0跳變?yōu)槿?（或從全1變?yōu)槿?）時的建立時間。目前在不包含運算放大器的單片集成D/A轉(zhuǎn)換器中，建立時間最短的可達到0.1us以內(nèi)，在包含運算放大器集成DAC中，建立時間最短的可以達到1.5us。外加運算放大器的DAC，建立時間包含運算放大器的建立時間，且為主要部分。為了獲得較快的轉(zhuǎn)換速度，應(yīng)選用輸出電壓變化速度較快的運放?，F(xiàn)在是14頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院A/D轉(zhuǎn)換器A/D轉(zhuǎn)換器的轉(zhuǎn)換原理ADC電路是將輸入在時間上連續(xù)的模擬信號轉(zhuǎn)換為輸出的離散數(shù)字信號，所以先要選定一系列時間點上的模擬信號即采（取）樣，然后再把這些取樣值轉(zhuǎn)換成數(shù)字量。A/D轉(zhuǎn)換電路一般要經(jīng)過四部分電路的處理，取樣保持、量化編碼后，即可將模擬信號變換為數(shù)字信號。取樣電路在輸入的模擬信號上按取樣時間（也稱取樣頻率）選取一系列的瞬態(tài)模擬信號值。為了不丟失原模擬信號中的信息，取樣時要遵守取樣定理。即取樣頻率大于等于原模擬信號最高頻率的2倍。之后，取樣后的樣本值應(yīng)保持一段時間，以便后級量化編碼電路轉(zhuǎn)換為數(shù)字信號?，F(xiàn)在是15頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院量化電路是用量化電平將取樣到的模擬信號化分為量化階梯，并按輸出要表示的數(shù)字信號的位數(shù)將每一階梯的模擬信號值表示為對應(yīng)的數(shù)字信號，即完成編碼。上述ADC電路可用方框圖描述，并標(biāo)出各輸入輸出的電壓波形，便于同學(xué)理解。現(xiàn)在是16頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院量化編碼原理用量化電平將取樣到的模擬信號化分，從0到最大值，化分為一個個的量化區(qū)間，量化區(qū)間的個數(shù)與轉(zhuǎn)換后數(shù)字量的位數(shù)對應(yīng)，如果轉(zhuǎn)換后的數(shù)字量為三位，則量化區(qū)間有8個。如果轉(zhuǎn)換后的數(shù)字量為四位時，階梯電壓有16個。量化電平用Δ表示，值等于數(shù)字信號最小值對應(yīng)的模擬信號值，若用三位數(shù)字量表示0~1的模擬信號，則001表示1/8V，量化電平為1/8V。最后，處于每一區(qū)間的模擬信號編碼為對應(yīng)的數(shù)字信號。用圖表示如下：現(xiàn)在是17頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院要將0~1V的模擬電壓轉(zhuǎn)換為三位的二進制數(shù)，量化電平1/8V對應(yīng)數(shù)字信號001，并化分區(qū)間如圖示：然后將處于0~1/8V的模擬電壓編碼為000，處于1/8~2/8V的編為001，依次類推，處于7/8~1V的模擬電壓編為111?？梢钥闯?，將模擬電壓轉(zhuǎn)換為數(shù)字信號時，量化時存在著誤差，稱為量化誤差。最大等于量化電平Δ?，F(xiàn)在是18頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院為了減小量化誤差，量化時可用量化電平2/15V對應(yīng)數(shù)字信號001量化如圖示。將處于-1/15—1/15V的編為000，1/15—3/15V編為001，依次類推，處于13/15—1V的模擬電壓編為111?？梢钥闯觯畲蟮扔诹炕娖溅?2?，F(xiàn)在是19頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖中T為N溝道增強型MOS管，作模擬開關(guān)用。當(dāng)取樣信號ul為高電平時T導(dǎo)通，輸入信號uI經(jīng)電阻RI和T向電容CH充電。若取RI=RF，并忽略運算放大器的輸入電流，則充電結(jié)束后取樣保持原理電路現(xiàn)在是20頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院當(dāng)ul為低電平時，MOS管截止。由于CH上的電壓在一段時間內(nèi)基本保持不變，所以uo也保持不變，取樣結(jié)果被保存下來。CH的漏電流越小，運算放大器的輸入阻抗越高，uo保持的時間越長?，F(xiàn)在是21頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院取樣保持集成電路LF198電路如圖示。A1、A2是兩個運算放大器，S為模擬開關(guān)，L是控制S狀態(tài)的邏輯單元。ul和VREF是邏輯單元的兩個輸入電壓信號，當(dāng)ul大于VREF+VTH時S接通，而當(dāng)ul小于VREF+VTH時S斷開。VTH稱閾值電壓?，F(xiàn)在是22頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院當(dāng)ul=1時電路處于取樣工作狀態(tài)，這時S閉合，A1和A2均工作在單位增益的電壓跟隨器狀態(tài)，所以有：取樣結(jié)束時ul回到低電平，電路進入保持狀態(tài)。這時S斷開，CH上的電壓基本保持不變，因而輸出電壓也得以維持原來的數(shù)值。現(xiàn)在是23頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院直接A/D轉(zhuǎn)換電路并聯(lián)比較型A/D轉(zhuǎn)換電路現(xiàn)在是24頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院電路由電阻網(wǎng)絡(luò)、電壓比較器、寄存器和代碼轉(zhuǎn)換電路三部分組成。電阻網(wǎng)絡(luò)將參考電壓分壓為1/15VREF、3/15VREF、…、13/15VREF等，做7個電壓比較器的比較電平，實現(xiàn)將0~VREF用量化電平2/15VREF量化區(qū)分，輸入電壓uI與上述電平比較，比較結(jié)果在CP上升沿時，存入7個寄存器，然后由代碼轉(zhuǎn)換電路編碼為三位二進制數(shù)。比較電平的計算如下：將電路的工作過程用表格列出來如：現(xiàn)在是25頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院現(xiàn)在是26頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院代碼電路的輸入為寄存器的輸出，輸出為數(shù)字信號，根據(jù)上式的真值表，求得各輸出的邏輯表達式為：并聯(lián)比較型ADC電路轉(zhuǎn)換速度快，從CP的上升沿算起，電路完成一次轉(zhuǎn)換所需的時間只包括一級觸發(fā)器的翻轉(zhuǎn)時間和三級門電路的傳輸延遲時間。目前，輸出8位的并聯(lián)比較型ADC轉(zhuǎn)換器時間可達50ns以下，遠快于其它類型ADC電路。又因為電路中的寄存器兼有取樣—保持功能。缺點是需要很多的電壓比較器和觸發(fā)器?，F(xiàn)在是27頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院對輸出10位并聯(lián)比較型ADC應(yīng)有2n-1=1023個電壓比較器和觸發(fā)器，以及一個規(guī)模相當(dāng)龐大的代碼轉(zhuǎn)換電路。電路的規(guī)模隨著輸出代碼位數(shù)增加而急劇膨脹。反饋比較型A/D轉(zhuǎn)換器構(gòu)思思路：取一個數(shù)字量加到D/A轉(zhuǎn)換器上，得到一個對應(yīng)的輸出模擬電壓。將此模擬電壓和輸入模擬電壓信號相比較。如果兩者不相等，則調(diào)整所取的數(shù)字量，直到兩個模擬電壓相等為止。最后所取的這個數(shù)字量即所求的轉(zhuǎn)換結(jié)果。反饋比較型采用兩種電路結(jié)構(gòu)：計數(shù)型和逐次漸近型。反饋比較型A/D轉(zhuǎn)換電路現(xiàn)在是28頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖示結(jié)構(gòu)為計數(shù)型A/D轉(zhuǎn)換電路，由比較器C、D/A轉(zhuǎn)換器、計數(shù)器、脈沖源、控制門G以及輸出寄存等組成。現(xiàn)在是29頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院對數(shù)值穩(wěn)定的輸入信號υI，轉(zhuǎn)換開始前復(fù)位信號將計數(shù)器清零，未啟動轉(zhuǎn)換時υL=0時，計數(shù)器為全0，則D/A轉(zhuǎn)換器輸出模擬信號0，則υI>υp，比較器的輸出電壓υB=1?，F(xiàn)在是30頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院當(dāng)υI變?yōu)楦唠娖綍r，轉(zhuǎn)換開始，脈沖信號加到計數(shù)器的時鐘CP端，計數(shù)器做加法計數(shù)，D/A轉(zhuǎn)換器輸出的模擬信號υp不斷增加，當(dāng)增至到υI=υ0時，比較器的輸出電壓變成0，門G輸出0，計數(shù)器停止計數(shù)。這時計數(shù)器中所存的數(shù)字式即為所求的輸出數(shù)字信號?，F(xiàn)在是31頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院因為轉(zhuǎn)換中計數(shù)器的數(shù)字不停地變化，所以不宜將計數(shù)器的狀態(tài)直接做為輸出信號，為此，在輸出端設(shè)置了輸出寄存器。當(dāng)轉(zhuǎn)換完成以后，用轉(zhuǎn)換信號υI的下降沿將計數(shù)器的輸出置入輸出寄存器器中，而以寄存器的狀態(tài)作為最終的輸出信號。上述方案的明顯缺點是轉(zhuǎn)換時間長。當(dāng)輸出n位數(shù)碼時，最長的轉(zhuǎn)換時間可達2n-1倍的時鐘信號周期。因此，這種方案只能用在對轉(zhuǎn)換速度要求不高的場合。現(xiàn)在是32頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院逐次漸近型A/D轉(zhuǎn)換電路現(xiàn)在是33頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院轉(zhuǎn)換開始前先將寄存器清零，則加給D/A轉(zhuǎn)換器的數(shù)字量全為0。轉(zhuǎn)換啟動信號υL變?yōu)楦唠娖綍r啟動轉(zhuǎn)換，時鐘信號首先將寄存器的最高位置成1，使寄存器的輸出為100…00，被D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬電壓υo，并送到比較器與輸入信號υI進行比較。如果υo>υI，說明數(shù)字過大了，則這個1應(yīng)去掉；如果υo<υI，說明數(shù)字還不夠大，這個1應(yīng)予保留。然后，再按同樣的方法將次高位置1，并再比較它們的大小以確定這一位的1是否應(yīng)當(dāng)保留。這樣逐位比較下去，直到最低位比較完為止。這時寄存器里所存的數(shù)碼就是所求的輸出數(shù)字量。現(xiàn)在是34頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院三位逐次漸近型A/D轉(zhuǎn)換電路現(xiàn)在是35頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖中的C為電壓比較器，當(dāng)υI

>υo時，比較器輸出υB=0；當(dāng)υI

<υo時，υB=1。FFA、FFB、FFC三個觸發(fā)器組成了3位二進制數(shù)碼寄存器，觸發(fā)器FF1~FF5和門電路G1~G9組成控制邏輯電路。電路的工作過程如下：（1）轉(zhuǎn)換開始前υL=0，QAQBQC=000，同時，Q1Q2Q3Q4Q5=10000；（2）υL=1，轉(zhuǎn)換開始。第一個CP上升沿到達后，QAQBQC=100，Q1Q2Q3Q4Q5=01000，若υI

>υo，說明數(shù)字量小了，故QA的1應(yīng)保留。（3）第二個CP上升沿到達，QAQBQC=110，Q1Q2Q3Q4Q5=00100。若υI>υo，說明QB的1要保留。此時υB=0?，F(xiàn)在是36頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（4）第三個CP上升沿到達，QAQBQC=111，Q1Q2Q3Q4Q5=00010。若υo>υI，說明Qc的1要去掉。此時υB=1。（5）第四個CP上升沿到達，QAQBQC=110，Q1Q2Q3Q4Q5=00001。此時可出輸出三位數(shù)字量d2d1d0。轉(zhuǎn)換結(jié)束。每完成一次轉(zhuǎn)換需要五個時鐘周期。（6）第五個CP上升沿到達，QAQBQC保持110，Q1Q2Q3Q4Q5=10000，回到初始狀態(tài)。由于Q5=0，輸出數(shù)字量消失。現(xiàn)在是37頁\一共有40頁\編輯于星期日數(shù)字邏輯電路電子教案

西北