EDA軟件在電路設(shè)計(jì)中的合理應(yīng)用-設(shè)計(jì)應(yīng)用

精品文檔-下載后可編輯EDA軟件在電路設(shè)計(jì)中的合理應(yīng)用-設(shè)計(jì)應(yīng)用電子電路的設(shè)計(jì)是一項(xiàng)非常復(fù)雜的系統(tǒng)工程，在設(shè)計(jì)過(guò)程中，由設(shè)計(jì)者通過(guò)對(duì)具體數(shù)據(jù)進(jìn)行相應(yīng)的分析，然后提出初步設(shè)計(jì)方案，再進(jìn)行相應(yīng)的修改與調(diào)試，不斷地對(duì)電路的設(shè)計(jì)進(jìn)行補(bǔ)充，完善電路設(shè)計(jì)方案。這個(gè)過(guò)程是十分復(fù)雜而費(fèi)時(shí)的。隨著電子設(shè)計(jì)自動(dòng)化()技術(shù)的出現(xiàn)，極大的節(jié)約了電子電路課程設(shè)計(jì)的時(shí)間，使得電子電路的設(shè)計(jì)更加簡(jiǎn)準(zhǔn)確、科學(xué)。

1技術(shù)的特點(diǎn)

電子設(shè)計(jì)自動(dòng)化()技術(shù)是將計(jì)算機(jī)作為工作的平臺(tái)，通過(guò)融合電子技術(shù)、智能化技術(shù)以及計(jì)算機(jī)技術(shù)的成果而設(shè)計(jì)出來(lái)的一項(xiàng)現(xiàn)代電子技術(shù)。隨著現(xiàn)代化教育的不斷深入，EDA技術(shù)的應(yīng)用也越來(lái)越廣泛。目前，EDA技術(shù)已經(jīng)在電子電路設(shè)計(jì)、印刷電路板設(shè)計(jì)、可編程器件的編程以及集成電路板的設(shè)計(jì)中被廣泛的應(yīng)用。通過(guò)運(yùn)用EDA技術(shù)，相應(yīng)的設(shè)計(jì)人員能夠?qū)﹄娐吩O(shè)計(jì)、邏輯分析、時(shí)序測(cè)試、性能設(shè)計(jì)等各個(gè)方面進(jìn)行自動(dòng)設(shè)計(jì)。對(duì)于EDA軟件技術(shù)的開(kāi)發(fā)而言，8.0軟件支撐平臺(tái)是發(fā)揮EDA技術(shù)功能的有力支撐平臺(tái)，能夠保證其電路的建立、實(shí)驗(yàn)數(shù)據(jù)的分析以及結(jié)構(gòu)的輸出等方面的處理與分析過(guò)程能夠在一個(gè)集成系統(tǒng)中完成。在利用EDA技術(shù)進(jìn)行設(shè)計(jì)的過(guò)程中，設(shè)計(jì)人員只需要通過(guò)鼠標(biāo)進(jìn)行簡(jiǎn)單的操作就能夠完成電路的創(chuàng)建、更改電路參數(shù)、更換電路元器件等方面的工作。同時(shí)，在使用EDA技術(shù)進(jìn)行電路設(shè)計(jì)的過(guò)程中，該軟能夠白行對(duì)相應(yīng)的設(shè)計(jì)方案進(jìn)行淵試，不斷地對(duì)設(shè)計(jì)電路的性能進(jìn)行分析，對(duì)電路設(shè)計(jì)中的漏洞、問(wèn)題進(jìn)行修補(bǔ)充、修改，從而使得設(shè)計(jì)的電路性能化。同時(shí)，對(duì)于運(yùn)用EDA技術(shù)在8.0軟件支撐平臺(tái)中進(jìn)行電路設(shè)計(jì)及其優(yōu)化而言，該軟件在輸入輸出指令以及各種控制語(yǔ)言方面沒(méi)有硬性的要求，也不需要對(duì)電路的各個(gè)環(huán)節(jié)進(jìn)行相應(yīng)的程序編制，只需要在電路設(shè)計(jì)的平臺(tái)內(nèi)將虛擬的電子元器件用節(jié)點(diǎn)和線進(jìn)行連接，就能夠從虛擬的儀器表上得到相應(yīng)的仿真波形以及各種參數(shù)的分析結(jié)果。8.0軟件平臺(tái)中設(shè)有大量的與實(shí)際元器件相對(duì)應(yīng)的虛擬模型，這也就使得在進(jìn)行相應(yīng)的電子電路設(shè)計(jì)中，電路設(shè)計(jì)的的形式更加趨近于現(xiàn)實(shí)情況，使得其仿真效果更加、科學(xué)。

2利用EDA技術(shù)進(jìn)行電子電路設(shè)計(jì)的一般步驟

2.1對(duì)相應(yīng)的設(shè)計(jì)課題進(jìn)行理解

在進(jìn)行電子電路設(shè)計(jì)之前，要對(duì)需要設(shè)計(jì)的電路進(jìn)行全方面的分析，對(duì)設(shè)計(jì)電路的功能要求、設(shè)計(jì)標(biāo)準(zhǔn)、設(shè)計(jì)元件以及技術(shù)指標(biāo)能夠熟練的掌握，對(duì)于處理信號(hào)與被控制轉(zhuǎn)換對(duì)象的特點(diǎn)和參數(shù)進(jìn)行系統(tǒng)的分析與統(tǒng)計(jì)。其設(shè)計(jì)的基本流程如下圖所示：

圖1基本流程

2.2制定相應(yīng)的設(shè)計(jì)方案

通過(guò)對(duì)系統(tǒng)的總體功能進(jìn)行分析，繪制電路設(shè)計(jì)的原理框圖，然后將總的設(shè)計(jì)方案劃分為多個(gè)環(huán)節(jié)。通過(guò)對(duì)不同環(huán)節(jié)間的聯(lián)系進(jìn)行分析，確定各個(gè)環(huán)節(jié)間的信號(hào)交流方式以及電路運(yùn)行的時(shí)序。電路設(shè)計(jì)的總框圖要能夠簡(jiǎn)單、清晰的表達(dá)出整個(gè)電路設(shè)計(jì)的過(guò)程與原理。

2.3對(duì)單元電路進(jìn)行仿真實(shí)驗(yàn)

在確定了總的設(shè)計(jì)方案后，要對(duì)元器件進(jìn)行選擇，通過(guò)電子仿真軟件將每個(gè)環(huán)節(jié)的電路圖進(jìn)行繪制，然后利用電子仿真軟件中的仿真功能對(duì)其進(jìn)行仿真檢驗(yàn)，以判斷該環(huán)節(jié)的設(shè)計(jì)方案是否可行。如果在電路的設(shè)計(jì)中運(yùn)用了COMS、分立元件、TTL、運(yùn)放集成電路等多種元器件，采用了不同的電源供電，那么，在設(shè)計(jì)的過(guò)程中就應(yīng)該對(duì)電路間的電平轉(zhuǎn)換過(guò)程進(jìn)行設(shè)計(jì)，并對(duì)其轉(zhuǎn)換的方式與流程進(jìn)行相應(yīng)的框圖繪制，從而確保其電平的轉(zhuǎn)換方式正確。同時(shí)，在進(jìn)行仿真電路設(shè)計(jì)時(shí)，可以根據(jù)所要設(shè)計(jì)的電路類(lèi)型選擇合適的仿真軟件。當(dāng)下，電力行業(yè)中已經(jīng)開(kāi)發(fā)出許多種側(cè)重點(diǎn)不同的仿真軟件，包括SPICE、Proteus、Multisim等軟件。一般來(lái)說(shuō)，對(duì)于在電路設(shè)計(jì)中基礎(chǔ)電路的仿真過(guò)程來(lái)說(shuō)，其的選擇是采用Multisim軟件進(jìn)行仿真實(shí)驗(yàn);對(duì)于相對(duì)復(fù)雜的控制電路來(lái)說(shuō)，其主要采用的是Proteus軟件;在通信工程的電路設(shè)計(jì)中，在進(jìn)行仿真實(shí)驗(yàn)設(shè)計(jì)時(shí)，一般采用的是MATLAB軟件。通過(guò)對(duì)各種仿真電路軟件的使用，能夠?qū)Ω鱾€(gè)環(huán)節(jié)的設(shè)計(jì)方案進(jìn)行相應(yīng)的性能檢驗(yàn)，對(duì)其運(yùn)行的原理及流程進(jìn)行模擬，還能對(duì)電路設(shè)計(jì)方案中的參數(shù)自動(dòng)分析，對(duì)于設(shè)計(jì)方案中的不足之處進(jìn)行改進(jìn)，從而使得設(shè)計(jì)方案得到優(yōu)化。通過(guò)對(duì)EDA技術(shù)的運(yùn)用，不僅能夠使得設(shè)計(jì)的過(guò)程變得簡(jiǎn)單便捷，節(jié)約大量的時(shí)間，而且能夠開(kāi)發(fā)相應(yīng)學(xué)習(xí)者的創(chuàng)新思維，提高其動(dòng)手能力。

2.4對(duì)各環(huán)節(jié)之間的設(shè)計(jì)方案進(jìn)行分析

在運(yùn)用EDA技術(shù)對(duì)單元電路進(jìn)行仿真實(shí)驗(yàn)之后，要對(duì)整個(gè)電路的可行性進(jìn)行分析。因?yàn)樵谶M(jìn)行各個(gè)單元的仿真實(shí)驗(yàn)中，都是對(duì)其一部分的性能進(jìn)行檢驗(yàn)，這也就使得即使各個(gè)環(huán)節(jié)都不存在問(wèn)題，但在組合成一個(gè)整體時(shí)就可能存在各環(huán)節(jié)之間搭配不合理的狀況，從而使得整個(gè)系統(tǒng)的性能達(dá)不到預(yù)期的目標(biāo)。因此，在對(duì)各環(huán)節(jié)進(jìn)行仿真實(shí)驗(yàn)之后，要對(duì)各個(gè)環(huán)節(jié)的電路進(jìn)行全面的分析，對(duì)于信號(hào)的輸入輸出關(guān)系、各環(huán)節(jié)接口的極性以及各環(huán)節(jié)的時(shí)序等方面進(jìn)行深入的分析，從而得出電路設(shè)計(jì)中存在的沖突與矛盾，進(jìn)而對(duì)其進(jìn)行修改，制定出的設(shè)計(jì)方案。

2.5組合各設(shè)計(jì)環(huán)節(jié)

在對(duì)各個(gè)環(huán)節(jié)電路以及各環(huán)節(jié)電路之間的設(shè)計(jì)方案進(jìn)行檢驗(yàn)之后，要對(duì)整個(gè)設(shè)計(jì)方案進(jìn)行仿真實(shí)驗(yàn)，從而驗(yàn)證整個(gè)設(shè)計(jì)的可行性。在按照設(shè)計(jì)要求設(shè)計(jì)出相應(yīng)的電路元件后，要對(duì)其進(jìn)行反復(fù)的實(shí)驗(yàn)與聯(lián)系，從而使得設(shè)計(jì)人員能夠熟練掌握該電路的設(shè)計(jì)方式。同時(shí)，由于在進(jìn)行電子仿真實(shí)驗(yàn)過(guò)程中，其元件都是采用的理想元件以及理想的連接工藝，而在實(shí)際的電路中，影響其性能穩(wěn)定性的因素很多。因此，在對(duì)電路的實(shí)體安裝過(guò)程中，要對(duì)其性能進(jìn)行多次調(diào)試，以使其達(dá)到性能點(diǎn)。

3實(shí)例分析

3.1組合邏輯電路的設(shè)計(jì)

通過(guò)對(duì)電子電路設(shè)計(jì)的一般步驟可以推出組合邏輯電路的設(shè)計(jì)步驟為：分析問(wèn)題，列表，求表達(dá)式，畫(huà)出電路圖。下面我們以判斷兩個(gè)輸入信號(hào)的電路是否同路的邏輯仿真設(shè)計(jì)為例展開(kāi)討論。

3.1.1設(shè)定規(guī)則。將兩個(gè)輸入信號(hào)分別設(shè)定為A、B，其輸出信號(hào)設(shè)為X，當(dāng)A、B兩個(gè)信號(hào)的輸入電路相同時(shí)輸出X=0，當(dāng)A、B兩個(gè)型號(hào)輸入電路不同時(shí)其輸出為X=1。

3.1.2啟動(dòng)電子工作平臺(tái)(EWB)，進(jìn)入其主界面，將該平臺(tái)的儀器數(shù)據(jù)庫(kù)打開(kāi)，搜索其中的邏輯轉(zhuǎn)換儀，雙擊其圖標(biāo)，以打開(kāi)邏輯轉(zhuǎn)換儀的操作面板，在面板上的真值表區(qū)分別點(diǎn)擊A、B兩個(gè)邏輯變量，從而在面板的輸出區(qū)域建立一個(gè)二變量真值表，并根據(jù)相應(yīng)的要求在輸出變量列中輸入相應(yīng)的邏輯數(shù)值。

3.1.3在邏輯轉(zhuǎn)換儀中輸入相應(yīng)的輸入量后，在其面板上點(diǎn)擊“真值表→簡(jiǎn)化邏輯表達(dá)式”選項(xiàng)，使得經(jīng)簡(jiǎn)化的邏輯表達(dá)式在該面板底部的邏輯表達(dá)欄中顯示出來(lái)。

3.1.4簡(jiǎn)化的邏輯表達(dá)式在邏輯轉(zhuǎn)換儀面板底部顯示出來(lái)之后，再選擇該面板上“表達(dá)式→與非邏輯電路”選項(xiàng)，之后在相應(yīng)的顯示區(qū)域顯示出由五個(gè)與非門(mén)組成的電路。

3.1.5在該電路設(shè)計(jì)出來(lái)之后，要對(duì)其邏輯功能進(jìn)行測(cè)試，通過(guò)在兩個(gè)輸入端接入兩個(gè)開(kāi)關(guān)，其中一個(gè)選擇“+5V”，另一個(gè)選擇接地，其輸出端與指示燈相連接，然后接通開(kāi)關(guān)，根據(jù)指示燈的狀態(tài)，對(duì)真值表里的狀態(tài)進(jìn)行驗(yàn)證。

3.2時(shí)序電路設(shè)計(jì)

設(shè)計(jì)分頻器，其主要由JK觸發(fā)器組成。

3.2.1首先，對(duì)JK觸發(fā)器的邏輯功能進(jìn)行測(cè)試。從相應(yīng)的數(shù)字器件庫(kù)中選用一個(gè)JK觸發(fā)器，要求該觸發(fā)器本身屬性為低電平觸發(fā)、置位與復(fù)位，按照下圖進(jìn)行連接，閉合該電路中仿真開(kāi)關(guān)，然后打開(kāi)邏輯分析儀面板，通過(guò)讀取上面的圖形以及參數(shù)，對(duì)其進(jìn)行分析，就能夠完成對(duì)JK觸發(fā)器邏輯功能的測(cè)試。

圖2時(shí)序電路設(shè)計(jì)

3.2.2通過(guò)利用JK觸發(fā)器的特性將觸發(fā)器按照要求進(jìn)行組裝，使其具有相應(yīng)的分頻功能。一般來(lái)說(shuō)，一個(gè)JK觸發(fā)器可以制成二分頻器，對(duì)兩個(gè)分頻器進(jìn)行相應(yīng)的組合能夠組裝成四分頻器。根據(jù)設(shè)計(jì)的要求進(jìn)行分析，得出在該電路設(shè)計(jì)中需要運(yùn)用八分頻器，那么就需要將三個(gè)觸發(fā)器按照二進(jìn)制導(dǎo)步計(jì)數(shù)器級(jí)連接的方式進(jìn)行連接，從而得到八分頻器。將分頻器組裝好之后，要把時(shí)鐘的脈沖以及JK觸發(fā)器的Q端連人電路中，與邏輯分析儀相連接，就能夠獲得相應(yīng)的波形圖，通過(guò)波形圖就可以得到其輸出端電平高低位與時(shí)間脈沖的關(guān)系。

4認(rèn)識(shí)EDA技術(shù)的作用及其前景分析

當(dāng)前，EDA技術(shù)的應(yīng)用越來(lái)越普遍，在電子電路設(shè)計(jì)領(lǐng)域所扮演的角色也越來(lái)越重要，這也就要求我們要正確認(rèn)識(shí)EDA技術(shù)的作用。在筆者看來(lái)，對(duì)于EDA技術(shù)正確應(yīng)用的教育與引導(dǎo)主要于教育者，這也就要求相關(guān)的教育者必須正視EDA技術(shù)，合理充分的利用教學(xué)資源，積極采用新方法、新模式的教育教學(xué)方式，探索加快現(xiàn)代化教育進(jìn)行的路徑。同時(shí)，在相應(yīng)的教育教學(xué)過(guò)程中，應(yīng)該將EDA技術(shù)引入到正規(guī)的教學(xué)課程中去，與相應(yīng)的實(shí)驗(yàn)相結(jié)合，從而有效地加快學(xué)生對(duì)于這種技術(shù)的認(rèn)識(shí)。但是，在教育教學(xué)的過(guò)程中，一定要木著實(shí)事求是的原則，不能將其功能進(jìn)行片面的夸大化，也不能僅僅依靠該種技術(shù)而取締傳統(tǒng)的手工實(shí)驗(yàn)，導(dǎo)致學(xué)生實(shí)際動(dòng)手能力與思考能力的發(fā)展受到限制。

在筆者看來(lái)，EDA技術(shù)現(xiàn)在正是處于快速發(fā)展的階段，而隨著各種大規(guī)模的FPGA器件的不斷開(kāi)發(fā)，EDA技術(shù)在其仿真與設(shè)計(jì)這兩的方面的硬件標(biāo)準(zhǔn)得到了大幅度的發(fā)展。在未來(lái)的幾年內(nèi)，EDA技術(shù)會(huì)不斷地向著大規(guī)模集成電路的方向發(fā)展，而且其軟硬件IP核在相關(guān)的應(yīng)用領(lǐng)域中將會(huì)得到進(jìn)一步的確認(rèn)，其SOC高效低本設(shè)計(jì)