第4章-編碼器與譯碼器與譯碼器

第4章_編碼器與譯碼器與譯碼器第一頁，共128頁。第4章編碼器與譯碼器

編碼器、譯碼器和數(shù)碼顯示器是數(shù)字系統(tǒng)中的常用器件。本章通過實(shí)訓(xùn)，對編碼器、譯碼器和數(shù)碼管的功能與一般應(yīng)用有一個定性的認(rèn)識，然后介紹編/譯碼的概念,編/譯碼器電路的基本原理，及不同類型的編碼器、譯碼器和顯示器的基本功能和它們在數(shù)字系統(tǒng)中的應(yīng)用。最后介紹一些常用的編碼器、譯碼器產(chǎn)品。第二頁，共128頁。實(shí)訓(xùn)4編/譯碼及數(shù)碼顯示

1）了解編碼器、譯碼器和數(shù)碼管的邏輯功能。（2）熟悉74LS147、74LS48和數(shù)碼管各管腳的功能。（3）進(jìn)一步掌握數(shù)字電路邏輯關(guān)系的檢測方法。2.實(shí)訓(xùn)設(shè)備與器件實(shí)訓(xùn)設(shè)備：邏輯試電筆、示波器、直流穩(wěn)壓電源、集成電路測試儀。實(shí)訓(xùn)器件、實(shí)驗(yàn)電路板、訓(xùn)3所調(diào)試好的搶答器實(shí)驗(yàn)板、二-十進(jìn)制編碼器74LS147、字符譯碼器74LS48、共陰極數(shù)碼管、非門74LS04各一塊。

3.實(shí)訓(xùn)電路實(shí)訓(xùn)電路如圖4.1所示。第三頁，共128頁。圖4.1編/譯碼及數(shù)碼顯示實(shí)訓(xùn)電路圖

第四頁，共128頁。

4.實(shí)訓(xùn)步驟與要求1）預(yù)習(xí)查集成電路手冊，初步了解74LS147、74LS48和數(shù)碼管的功能，確定74LS147和74LS48的管腳排列，了解各管腳的功能。2）連接電路用集成電路測試儀測試所用集成塊，確認(rèn)完好后，按實(shí)訓(xùn)電路圖在實(shí)驗(yàn)板上安裝好實(shí)訓(xùn)電路。將實(shí)訓(xùn)3中4人搶答器的4個指示信號按實(shí)訓(xùn)電路所示接到編碼器74LS147的I1、I2、I3、I4輸入端（即11、12、13、1腳）。檢查電路連接,確認(rèn)無誤后再接電源。

第五頁，共128頁。

3）電路功能顯示接通電源，分別觸按4個搶答器的搶答鍵，如果電路工作正常，數(shù)碼管將分別顯示搶答成功者的號碼。如果沒有顯示或顯示的不是搶答成功者的號碼，說明電路有故障，應(yīng)予以排除。4）電路邏輯關(guān)系檢測（1）用邏輯試電筆（或示波器）測試搶答器輸入到編碼器74LS147的I1、I2、I3、I4輸入端的4個信號，其中一個信號應(yīng)是低電平，并觀察該低電平信號與數(shù)碼管顯示的數(shù)字有什么關(guān)系。第六頁，共128頁。（2）當(dāng)4個輸入信號I1、I2、I3、I4分別為低電平時，用邏輯試電筆（或示波器）測試74LS147的4個輸出端A、B、C、D的電平并記錄于表4.1中。表中“1”表示高電平，“0”表示低電平。（3）用同樣的方法測試譯碼器74LS48的7個輸出端a～g的電平并記錄于表4.1中。觀察數(shù)碼管7個輸入端a～g電平的高低與數(shù)碼管相應(yīng)各段的亮滅有什么關(guān)系。第七頁，共128頁。表4.1

I4I3I2I1DCBAabcdefg110110110110111第八頁，共128頁。5）74LS147功能試驗(yàn)(1)編碼功能。給一塊74LS147接通電源和地，在74LS147的9個輸入端加上輸入信號(按表4.2所示，依次給I1~I9加信號）,用邏輯試電筆或示波器測試D、C、B、A4個輸出端的電平，將測試結(jié)果填入表4.2中。如果操作準(zhǔn)確，對應(yīng)每一個低電平輸入信號，在編碼器輸出端D、C、B、A將得到一組對應(yīng)的二進(jìn)制編碼。分析測試結(jié)果可知，編碼器輸出端D、C、B、A以反碼輸出，D為最高位,A為最低位。每組4位二進(jìn)制代碼表示1位十進(jìn)制數(shù)。低電平輸入信號為有效信號。若無有效信號輸入，即9個輸入信號全為“1”，代表輸入的十進(jìn)制數(shù)是0，則輸出DCBA=1111（0的反碼）。第九頁，共128頁。輸入輸出I9I8I7I6I5I4I3I2I`1DCBA1111111101111111101111111110111111111011111111101111111110111111111011111111101111111110表4·2

第十頁，共128頁。

（2）優(yōu)先編碼。如果74LS147同時有兩個或兩個以上的輸入信號為低電平，將輸出哪一個信號的編碼呢？請按表4.3的輸入方式，測試相應(yīng)的輸出編碼。表中的“×”既可以表示低電平，也可以表示高電平。如果測試準(zhǔn)確，可以看出，編碼器對級別高的信號進(jìn)行編碼;I9狀態(tài)信號的級別最高，I1狀態(tài)信號的級別最低。這就是優(yōu)先編碼功能，因此，74LS147是一個優(yōu)先編碼器。

第十一頁，共128頁。表4·3輸入輸出I9I8I7I6I5I4I3I2I`1DCBA111111110××××××××10×××××××110××××××1110×××××11110××××111110×××1111110××11111110×111111110第十二頁，共128頁。

6）數(shù)碼管功能測試將共陰極數(shù)碼管的公共電極接地，分別給a~g7個輸入端分別加上高電平，觀察數(shù)碼管的發(fā)亮情況，并記錄輸入信號與發(fā)亮顯示段的對應(yīng)關(guān)系。最后給7個輸入端都加上高電平，觀察數(shù)碼管的發(fā)亮情況。7）74LS48功能試驗(yàn)（1）譯碼功能。將、、BI/RBO端接高電平，輸入十進(jìn)制數(shù)0~9中的任意一組8421碼（原碼），則輸出端a~g將得到一組相應(yīng)的7位二進(jìn)制代碼。如果將這組代碼輸入到數(shù)碼管，就可以顯示出該十進(jìn)制數(shù)。第十三頁，共128頁。

（2）試燈功能。給試燈輸入端加低電平，而BI/RBO端加高電平時，則輸出端a~g均為高電平。若將其輸入到數(shù)碼管，則所有的顯示段都發(fā)亮。此功能可用于檢查數(shù)碼管的好壞。（3）滅燈功能。將低電平加于滅燈輸入端BI時，不管其他輸入為什么電平，所有輸出端都為低電平。將這樣的輸出信號加至數(shù)碼管，數(shù)碼管將不發(fā)亮。第十四頁，共128頁。（4）動態(tài)滅燈功能。端為滅零輸入端。其作用是把數(shù)碼管顯示的數(shù)字0熄。當(dāng)且DCBA=0000時，a~g的輸出均為低電平，數(shù)碼管無任何顯示。利用該滅零端，可熄滅不需要顯示的多個零。

5.實(shí)訓(xùn)分析（1）從步驟3）的試驗(yàn)可以看出，該實(shí)訓(xùn)電路的功能就是在數(shù)碼管上顯示出4位搶答者的號碼。在該實(shí)驗(yàn)中我們只有4個輸入信號，如果有10個輸入信號，則數(shù)碼管可以顯示0～9十個數(shù)字。（2）分析步驟4）中第（1）步的測試結(jié)果可知，無論哪個輸入信號為低電平，數(shù)碼管將顯示該輸入端號碼。如果所有的輸出信號都為高電平，則數(shù)碼管將顯示數(shù)字0。第十五頁，共128頁。

（3）表4.１的數(shù)據(jù)表明74LS147是將一個輸入信號編成了一組相應(yīng)的二進(jìn)制代碼，因此稱其為編碼器。（４）觀察步驟4）中第（3）步的結(jié)果發(fā)現(xiàn)，a～g7個信號中哪個信號為高電平，數(shù)碼管與之相應(yīng)的那一段就會發(fā)亮。在74LS48輸入端輸入不同的二進(jìn)制代碼時a～g的輸出也不同，數(shù)碼管將顯示不同的數(shù)字。a～g端的信號電平是按照輸入代碼對字型的要求輸出的，因此稱74LS48為字符譯碼器。第十六頁，共128頁。4.1編碼與譯碼

1.編碼與譯碼的概念廣義上講編碼就是用文字、數(shù)碼或者符號表示特定的對象例如，為街道命名、給學(xué)生編學(xué)號、寫莫爾斯電碼等，都是編碼。但本章所討論的編碼是指以二進(jìn)制碼來表示給定的數(shù)字、字符或信息。二進(jìn)制編碼由于電路上容易實(shí)現(xiàn)，因此是目前在數(shù)字領(lǐng)域中使用最多的一類編碼。我們在實(shí)訓(xùn)4中采用的編碼就是二進(jìn)制編碼。

第十七頁，共128頁。

一位二進(jìn)制代碼叫做一個碼元，它有0、1兩種狀態(tài)。N個碼元可以有２n種不同的組合。每種組合稱為一個碼字。用不同碼字表示各種各樣的信息，就是二進(jìn)制編碼。譯碼是編碼的逆過程。在編碼時，所使用的每一個碼字都表示一個確定的信號或者對象，把這些碼字翻譯成原來的信息，就是譯碼。第十八頁，共128頁。

2.常用編碼及特點(diǎn)信息的種類多種多樣，用途各異，故其編碼方式也不同。下面介紹幾種常用的編碼及其特1）二進(jìn)制編碼（1）自然二進(jìn)制編碼。這種編碼是按數(shù)的自然順序進(jìn)行編碼的二進(jìn)制碼。n位自然二進(jìn)制碼各位的權(quán)值分別為2n-1，2n-2，…，21,20。每個碼字代表一個信息，共有2n個信息。4位自然二進(jìn)制碼如表4.4所示。第十九頁，共128頁。表4.4位二進(jìn)制碼十進(jìn)制數(shù)自然二進(jìn)制數(shù)循環(huán)碼十進(jìn)制數(shù)自然二進(jìn)制數(shù)循環(huán)碼012345670000000100100011010001010110011100000001001100100110011101010100891011121314151000100110101011110011011110111111001101111111101010101110011000第二十頁，共128頁。

（2）循環(huán)碼。循環(huán)碼又稱格雷碼（Gray）。這種編碼沒有固定的權(quán)值，并且任意兩個相鄰碼字之間只有1位碼元不同。有人把這種特性稱為單位間距特性。具有這種特性的編碼稱為單位間距碼。這類編碼從編碼形式上可以杜絕瞬間狀態(tài)的模糊現(xiàn)象，避免某些邏輯差錯或者噪聲。從表4.4中可見，循環(huán)碼中的每一位代碼從上到下的排列順序是以固定周期進(jìn)行循環(huán)的。其中右起第一位的循環(huán)周期是“0110”，第二位是“00111100”，第三位是“10000”，等等。第二十一頁，共128頁。

4位循環(huán)碼以最高位0與1之間位軸對折，除反射位外，其它3位均互為鏡像，故有時也稱為反射碼。從自然二進(jìn)制碼可得到循環(huán)碼。其轉(zhuǎn)換規(guī)則是，循環(huán)碼的第n位Gn是自然二進(jìn)制碼的第n位Bn與第（n+1）位Bn+1異或的結(jié)果，即Gn=BnBn+1第二十二頁，共128頁。2）二—十進(jìn)制編碼數(shù)字設(shè)備多采用二進(jìn)制，而日常生活中人們多采用十進(jìn)制，這就要求對這兩種進(jìn)制進(jìn)行轉(zhuǎn)換。4位二進(jìn)制數(shù)有16種取值組合。從16種組合中取出10種表示十進(jìn)制數(shù)0~9的編碼，就叫BCD碼（BinaryCodedDecimal）。不同的挑選方法（共C106種）可組成不同的碼組，在此僅介紹幾種常用碼組。

第二十三頁，共128頁。

BCD碼分為有權(quán)碼和無權(quán)碼兩種。所謂有權(quán)碼是指每位有固定的權(quán)值，而無權(quán)碼的每位沒有固定的權(quán)值。表4.5列出的BCD碼中，8421BCD碼、2421BCD碼、5421BCD是有權(quán)碼，而余3碼、余3循環(huán)碼、右移碼是無權(quán)碼。（1）8421BCD碼用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)，這4位二進(jìn)制數(shù)的權(quán)分別為8、4、2、1。（2）2421BCD碼的4位二進(jìn)制數(shù)的權(quán)分別是2、4、2、1，這種BCD碼的編碼方案不是惟一的，表4.5中列出了其中兩種。第二十四頁，共128頁。

（3）5421BCD碼的4位二進(jìn)制數(shù)的權(quán)分別是5、4、2、1，這種BCD碼的編碼方案也不是惟一的，表4.5中也列出了其中兩種。（4）余3碼為無權(quán)碼，它是在8421BCD碼的基礎(chǔ)上加二進(jìn)制數(shù)0011（十進(jìn)制數(shù)3）而得到的。（5）余3循環(huán)碼由循環(huán)碼加3而成。（6）右移碼的構(gòu)成方法是，令十進(jìn)制數(shù)0的右移碼為00000，而其他數(shù)的右移碼的右邊4位由前一碼組右移一位得到，而最左一位則是前一碼組最右一位取反的結(jié)果。余3循環(huán)碼、右移碼和循環(huán)碼一樣，都具有單位間距特性。第二十五頁，共128頁。表4.5常用BCD碼

十進(jìn)制數(shù)8421碼2421碼(A)2421碼(B)5421碼(A)5421碼(B)余3碼余3循環(huán)碼右移碼0123456789000000010010001101000101011001111110111100000001001000110100101111001101111011110000000100100011010010111100110111101111000000010010001101000101010101100111101100000001001000110100100010011010101111000011010001010110011110001001101010111100001001100111010101001100110111111110101000000100001100011100111101111101111001110001100001第二十六頁，共128頁。3）字符編碼實(shí)際上通行兩種字符編碼,一種是ASCII碼,一種是ISO碼。（1）ASCII碼是美國標(biāo)準(zhǔn)信息交換碼,常用于數(shù)字通信設(shè)備。它由8位（b8~b1）二進(jìn)制編碼組成。第8位為奇偶校驗(yàn)位。若是偶校驗(yàn)，就選擇第8位碼的取值，使b8~b1中1的個數(shù)為偶數(shù)個。若是奇校驗(yàn)就使b8~b1中1的個數(shù)為奇數(shù)個。b7~b1有27=128種碼字，其中有52個大、小寫英文字母，34個控制符，0~9十個數(shù)字，32個標(biāo)點(diǎn)符號及運(yùn)算符。其編碼表如表4.6所示表4.6中控制字符的含義如表4.7所示。第二十七頁，共128頁。表4.6ASCII碼

b7b6b5b4b3b2b100000101001110010111011100000001001000110100010101100111NULSOHSTXETXEOTENQACKBELDLEDE1DC2DC3DC4NAKSYNETBSP！“#$%&·01234567@ABCDEFGPQRSTUVWabcdefgpqrstuvw第二十八頁，共128頁。續(xù)表二

b7b6b5b4b3b2b100000101001110010111011110001001101010111100110111101111BSHTLFVTFFCRSOSICANEMSUBESCFSGSRSUS()*+,_·/89:;<=>?HIJKLMNOXYZ[\]^-hijklmnoxyz{}~DEL第二十九頁，共128頁。表4.7ASCII編碼字符的含義

字符含義字符含義字符含義NUL空格，無效FF走紙控制CAN作廢SOH標(biāo)題開始CR回車EM紙盡STX正文開始SO移位輸出SUB減ETX本文結(jié)束SI移位輸入ESC換碼EOT傳輸結(jié)束DLE數(shù)據(jù)健換碼FS文字分隔符ENQ詢問DC1設(shè)備控制1GS組分隔符第三十頁，共128頁。續(xù)表（2）字符含義字符含義字符含義ACK承認(rèn)DC2設(shè)備控制2RS記錄分隔符BEL報警符DC3設(shè)備控制3US單元分隔符BS退一格DC4設(shè)備控制4SP空間（空格）HT橫向列表NAK否定DEL作廢LF換行SYN空轉(zhuǎn)同步VT垂直列表ETB信息組交換結(jié)束第三十一頁，共128頁。

（2）ISO碼是國際標(biāo)準(zhǔn)化組織編制的一組8位二進(jìn)制代碼，多用于信息傳輸和專用的數(shù)控設(shè)備。其中第8位仍為奇偶校驗(yàn)位。128種碼字中，只用其中58個碼字，包括26個英文字母、10個數(shù)字、12個符號、8個控制符號，其編碼如表4.8所示。

3.如何選擇編碼不同形式的編碼對構(gòu)成編碼電路的難易程度，傳輸過程中的誤碼率及糾錯、檢錯能力都有影響。當(dāng)要求信號傳輸或處理的錯誤概率小時，則應(yīng)選用具有單位間距特性的編碼。因?yàn)檫@類編碼各相鄰碼組之間只有一位碼不同，因此在連續(xù)傳輸、譯碼時可靠性高，能消除譯碼噪聲引起的邏輯錯誤。第三十二頁，共128頁。表4.8ISO碼

b7b6b5b4b3b2b100000101001110010111011100000001001000110100010101100111NULSP01234567ABCDEFGPQRSTUVW＄‰第三十三頁，共128頁。

b7b6b5b4b3b2b100000101001110010111011110001001101010111100110111101111BSHTLFCREM（）*+,_·/89:=HIJKLMNOXYZDEL續(xù)表（2）第三十四頁，共128頁。一般數(shù)字設(shè)備多采用8421BCD碼。因而應(yīng)盡量采用8421BCD碼，以免增加碼制轉(zhuǎn)換電路。在處理信號時，常常需要對信號進(jìn)行左、右移位。對這類信號應(yīng)盡量采用移位編碼，以簡化電路。糾錯編碼是為了提高通信的可靠性而發(fā)展起來的，目前也廣泛用于計算機(jī)系統(tǒng)。為了對付信道干擾，保證數(shù)據(jù)傳輸?shù)目煽啃?，在發(fā)端按一定的規(guī)則往待傳輸?shù)臄?shù)據(jù)中加入一些多余但又能檢驗(yàn)的數(shù)據(jù)位(冗余位），使傳輸數(shù)據(jù)滿足一定的規(guī)律，以便于接收端檢錯和糾錯。奇偶校驗(yàn)碼就是一種最簡單的糾錯編碼。第三十五頁，共128頁。在通信中要傳輸、交換信息，就會用到ASCII碼或ISO碼，為了檢錯，要附加一位奇偶檢驗(yàn)位。在通信系統(tǒng)和計算機(jī)中，通常采用的糾錯編碼有漢明碼和循環(huán)碼等。此處的循環(huán)碼不是表4.4中的循環(huán)碼，它的編碼規(guī)則要復(fù)雜得多。另外，數(shù)據(jù)加密實(shí)質(zhì)上也是編碼的問題?？傊?，采用什么形式的編碼，需要根據(jù)編碼的設(shè)備量，錯碼的概率，糾錯、檢錯能力，數(shù)據(jù)加密等方面綜合考慮。第三十六頁，共128頁。

4·2編碼器與譯碼器

4·2·1常用編碼器

4·2·2常用譯碼器第三十七頁，共128頁。4.2編碼器與譯碼器4.2.1常用編碼器

1.編碼器概述編碼器就是實(shí)現(xiàn)編碼操作的電路。編碼器的表示方法通常有功能表（真值表）、邏輯圖、邏輯表達(dá)式和波形圖等幾種。這些表示方法可以互相轉(zhuǎn)換。編碼器的模型如圖4.2（a）所示。通常編碼器有m個輸入端（I0~Im-1），需要編碼的信號從此處輸入；有n個出端（Y0~Yn-1），編碼后的二進(jìn)制信號從此處輸出。m與n之間滿足m≤2n的關(guān)系。另外，編碼器還有使能輸入端EI，它用于控制編碼器是否進(jìn)行編碼；使能輸出端EO和優(yōu)先標(biāo)志輸出端CS等一些控制端，它們主要用于編碼器間的級聯(lián)。編碼器的功能就是從m個輸入信號中選中一個并編成一組二進(jìn)制代碼并行輸出。第三十八頁，共128頁。圖4.2編碼器模型和4-2線編碼器第三十九頁，共128頁。在實(shí)訓(xùn)4中，要將4個搶答器的輸出信號編為二進(jìn)制代碼。這里我們不用74LS147，而另行設(shè)計一個簡單的編碼電路來實(shí)現(xiàn)此功能。要求是將4位搶答者的搶答信號(假設(shè)為A3A2A1A0），編成二進(jìn)制代碼。根據(jù)m≤2n=4的原則，輸出是一n=2的二進(jìn)制代碼，用F1F0表示。根據(jù)設(shè)計要求，可列出如表4.9所示的真值表。由于輸入變量互相排斥，即搶答器在任何時刻，只能有一個輸入變量為1。根據(jù)這一特殊約束條件，只要將輸出函數(shù)值為1時的輸入變量直接加起來就可得到F1、F0的表達(dá)式:第四十頁，共128頁。表4·9編碼表輸入輸出A3A2A1A0F1F0000100100100100000011011第四十一頁，共128頁。F1=A3+A2F0=A3+A1用或門實(shí)現(xiàn)該編碼器的示意圖如圖4.2（b）所示。由于該編碼器有4個輸入端，2個輸出端，故稱為4-2線編碼器。在數(shù)字設(shè)備中,任何數(shù)據(jù)和信息都是用代碼來表示的。所用的編碼不同，實(shí)現(xiàn)這些編碼的電路也不同,故編碼器又可分為二進(jìn)制編碼器、二—十進(jìn)制編碼器和字符編碼器等。圖4.2所示編碼器的輸入信號是互相排斥的，即任意時刻只允許一個輸入信號有效，輸出只對這個信號進(jìn)行編碼。第四十二頁，共128頁。還有另一類編碼器，在同一時刻允許多個有效信號輸入，輸出只對優(yōu)先級別最高的信號進(jìn)行編碼，這一類編碼器稱為優(yōu)先編碼器。目前常用的中規(guī)模集成電路編碼器都是優(yōu)先編碼器，它們使用起來非常方便。故下面討論的二進(jìn)制編碼器和二—十進(jìn)制編碼器都是優(yōu)先編碼器。編碼器可由分立元件、門電路構(gòu)成，也可做成集成電路。由于集成電路編碼器種類齊全，實(shí)現(xiàn)各種編碼比較方便、可靠，實(shí)際應(yīng)用中應(yīng)盡量采用集成電路編碼器。因此，集成電路編碼器是本書介紹的重點(diǎn)。第四十三頁，共128頁。

2.二進(jìn)制編碼器用n位二進(jìn)制代碼對2n個信號進(jìn)行編碼的電路就是二進(jìn)制編碼器。下面以74LS148集成電路編碼器為例，介紹二進(jìn)制編碼器。74LS148是8-3線優(yōu)先編碼器，常用于優(yōu)先中斷系統(tǒng)和鍵盤編碼。它有8個輸入信號，3位輸出信號。由于是優(yōu)先編碼器，故允許多個輸入信號同時有效，但只對其中優(yōu)先級別最高的有效輸入信號編碼，而對級別較低的不響應(yīng)。其功能表如表4.10所示。表4.1074LS148編碼器功能表第四十四頁，共128頁。輸入輸出I7I6I5I4I3I2I1I0CBA1××××××××01111111100×××××××010××××××0110×××××01110××××011110×××0111110××01111110×0111111101111100000101001110010111011111100101010101010101表4·1074LS148編碼器功能表第四十五頁，共128頁。I7~I0為低電平有效的狀態(tài)信號輸入端，其中I7狀態(tài)信號的優(yōu)先級別最高，I0狀態(tài)信號的優(yōu)先級別最低。Ｃ、Ｂ、Ａ為編碼輸出端，以反碼輸出，C為最高位，Ａ為最低位。為使能輸入端。當(dāng)=1時，無論輸入信號I7~I0是什么，輸出都是1；=0時，Ｃ、Ｂ、Ａ根據(jù)輸入信號I7~I0的優(yōu)先級別編碼。例如，表4.10中第3行，輸入信號I7為有效的低電平，則無論其他輸入信號為低電平還是高電平，輸出的BCD碼均為000。為使能輸出端，主要用于級聯(lián)和擴(kuò)展。用于標(biāo)記輸入信號是否有效。只要有一個輸入信號為有效的低電平,變成低電平，它也用于編碼器的級聯(lián)。第四十六頁，共128頁。

74LS148編碼器的引腳圖及邏輯符號如圖4.3所示。74LS148的應(yīng)用非常靈活，可以用兩片74LS148擴(kuò)展為16-4線優(yōu)先編碼器，還可以用一片74LS148實(shí)現(xiàn)10-4優(yōu)先編碼器等。這部分內(nèi)容作為習(xí)題請讀者自行解決。

3.二—十進(jìn)制編碼器將十進(jìn)制數(shù)0~9編成二進(jìn)制代碼的電路就是二—十進(jìn)制編碼器。下面以實(shí)訓(xùn)4中采用的74LS147二—十進(jìn)制(8421)優(yōu)先編碼器為例加以介紹。第四十七頁，共128頁。圖4.374LS148引腳圖和邏輯符號第四十八頁，共128頁。

74LS147編碼器的功能表如表4.11所示。由該表可見，編碼器有9個輸入端（I1~I9）和4個輸出端(A、B、C、D）。其中I9狀態(tài)信號級別最高，I1狀態(tài)信號的級別最低。DCBA為編碼輸出端，以反碼輸出，D為最高位，A為最低位。一組4位二進(jìn)制代碼表示一位十進(jìn)制數(shù)。有效輸入信號為低電平。若無有效信號輸入即9個輸入信號全為“1”，代表輸入的十進(jìn)制數(shù)是0，則輸出DCBA=1111（0的反碼）。若I1~I9為有效信號輸入，則根據(jù)輸入信號的優(yōu)先級別輸出級別最高信號的編碼。第四十九頁，共128頁。輸入輸出I9I8I7I6I5I4I3I2I1BCDA1111111110××××××××10×××××××110××××××1110×××××11110××××111110×××1111110××11111110×11111111011110110011110001001101010111100110111104·1174LS147優(yōu)先編碼其功能表第五十頁，共128頁。74LS147編碼器的引腳圖及邏輯符號如圖4.4、4.5所示。

圖4.474LS147引腳圖第五十一頁，共128頁。圖4.574LS147邏輯符號

第五十二頁，共128頁。

4.字符編碼器字符編碼器的種類很多，用途不同，其電路形式各異，是一種用途十分廣泛的編碼器。例如，計算機(jī)鍵盤，內(nèi)部就有一個采用ASCII碼的字符編碼器。它將鍵盤上的大、小寫英文字母，數(shù)字，符號及一些功能鍵等編成一系列的7位二進(jìn)制代碼，送到計算機(jī)的CPU進(jìn)行數(shù)字處理后，再輸出到顯示器或打印機(jī)等輸出設(shè)備上；第五十三頁，共128頁。計算機(jī)的顯示器和打印機(jī)也都使用專用的字符編碼器。顯示器把每個要顯示的字符分成m行，每行又分成n列，每行用一組n位二進(jìn)制數(shù)來表示。因此每一個字符變成m×n的二進(jìn)制陣列。顯示時，只要按行將某字符的行二進(jìn)制編碼送到屏幕上，經(jīng)過m行后，一個完整的字符就顯示在屏幕上。這些字符的編碼都存儲在ROM中。第五十四頁，共128頁。4.2.2常用譯碼器1.譯碼器概述實(shí)現(xiàn)譯碼功能的電路稱作譯碼器,譯碼器的用處很多。在數(shù)字系統(tǒng)中，處理的是二進(jìn)制代碼，而人們習(xí)慣于用十進(jìn)制，故常常需要將二進(jìn)制代碼翻譯成十進(jìn)制數(shù)字或字符，并直接顯示出來。這一類譯碼器在各種數(shù)字儀表中廣泛使用。在計算機(jī)中普遍使用的地址譯碼器、指令譯碼器，在數(shù)字通信設(shè)備中廣泛使用的多路分配器、規(guī)則碼發(fā)生器等也都是由譯碼器構(gòu)成的根據(jù)譯碼信號的特點(diǎn)可把譯碼器分為二進(jìn)制譯碼器、二—十進(jìn)制譯碼器字符顯示譯碼器等。第五十五頁，共128頁。

譯碼器的表示方法通常有功能表(真值表）、邏輯圖、邏輯表達(dá)式和波形圖等幾種。這些表示方法可以互相轉(zhuǎn)換。譯碼器的模型如圖4.6（a）所示，它有n個輸入端，需要譯碼的n位二進(jìn)制代碼從這里并行輸入；有m個譯碼輸出端，另外還有若干個使能控制端Ex，用于控制譯碼器的工作狀態(tài)和譯碼器間的級聯(lián)。譯碼器的功能是將n位并行輸入的二進(jìn)制代碼，根據(jù)譯碼要求，選擇m個輸出中的一個或幾個輸出譯碼信息。第五十六頁，共128頁。圖4.6譯碼器示意圖

第五十七頁，共128頁。作為例子，我們來看一個簡單的兩位二進(jìn)制代碼的譯碼器，其邏輯圖如圖4.6（b）所示。該譯碼器的輸入是一組兩位二進(jìn)制代碼AB，輸出是與代碼狀態(tài)相對應(yīng)的4個信號Y3Y2Y1Y0。將各種輸入信號的取值組合送入譯碼器，可得到相應(yīng)的輸出信號。其真值表如表4.12所示。由該表可知，每一組輸入代碼,對應(yīng)著一個確定的輸出信號。譯碼器可以由分立元件、門電路或者集成電路構(gòu)成。實(shí)際應(yīng)用中最常用的是集成電路譯碼器，故是本節(jié)討論的重點(diǎn)。第五十八頁，共128頁。表4.12譯碼器的真值表

輸入輸出ABY3Y2Y1Y0000110110001001001001000第五十九頁，共128頁。

2.二進(jìn)制譯碼器二進(jìn)制譯碼器是把二進(jìn)制代碼的所有組合狀態(tài)都翻譯出來的電路。如果輸入信號有n位二進(jìn)制代碼，輸出信號為m個，則m=2n。下面以常用的74LS138為例討論二進(jìn)制譯碼器。該譯碼器有3個輸入端C、B、A和8個輸出端Y0~Y7，故稱為3-8線譯碼器，其功能表如表4.13所示。、E3都是使能信號，當(dāng)E3=“0”時，無論其他輸入信號是什么，輸出都是高電平，即無效信號?！?”，+=“0”為高電平時，輸出信號Y0~Y7才取決于輸入信號C、B、A的組合。輸出信號Y0~Y7為低電平有效。第六十頁，共128頁。輸入輸出使能選擇E3E1+E2CBAY0Y1Y2Y3Y4Y5Y6Y7×10×1010101010101010××××××00000101001110010111011111111111111111110111111110111111110111111110111111110111111110111111110111111110表4.1374LS138譯碼器功能表第六十一頁，共128頁。

除了3-8線二進(jìn)制譯碼器外，常用的還有2-4線二進(jìn)制譯碼器，4-16線二進(jìn)制譯碼器等。也可以用兩片3-8線譯碼器構(gòu)成4-16線譯碼器，或者用兩片4-16線譯碼器構(gòu)成5-32線二進(jìn)制譯碼器。例如，用兩片3-8線譯碼器74LS138構(gòu)成4-16線譯碼器，其具體連接如圖4.7所示。4位輸入變量A3A2A1A0的最高位A3接到U1的、和U2的E3，其他3位輸入變量A2A1A0分別接兩塊74LS138的變量輸入端C、B、A。第六十二頁，共128頁。圖4.7兩片74LS138擴(kuò)展成4—16線譯碼器

第六十三頁，共128頁。

電路中，當(dāng)A3=0時，U2被禁止，U1工作，由A2、A1、A0決定Y0~Y7的狀態(tài);當(dāng)A3=1時，U1被禁止，U2工作，由A2、A1、A0決定Y8~Y15的狀態(tài)，因此，U1、U2構(gòu)成了4—16線譯碼器。

3.二—十進(jìn)制譯碼器將4位二—十進(jìn)制代碼翻譯成1位十進(jìn)制數(shù)字的電路就是二—十進(jìn)制譯碼器，又稱為BCD—十進(jìn)制譯碼器。表4.14是74LS42BCD—十進(jìn)制譯碼器功能表。第六十四頁，共128頁。

由此表可見，該譯碼器有4個輸入端A3A2A1A0，并且按8421BCD編碼輸入數(shù)據(jù)；有10個輸出端Y9~Y0，分別與十進(jìn)制數(shù)0~9相對應(yīng)，低電平有效。對于某個8421BCD碼的輸入，相應(yīng)的輸出端為低電平，其他輸出端為高電平。當(dāng)輸入的二進(jìn)制數(shù)超過BCD碼時，所有輸出端都輸出高電平的無效狀態(tài)。第六十五頁，共128頁。表4.1474LS42譯碼器功能表

十進(jìn)制數(shù)輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9012345678900000001001000110100010101100111100010010111111111101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110第六十六頁，共128頁。十進(jìn)制數(shù)輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9無效101010111100110111101111111111111111111111111111111111111111111111111111111111111111續(xù)表（2）第六十七頁，共128頁。圖4.874LS42邏輯符號

第六十八頁，共128頁。

通常也可用4-16線譯碼器實(shí)現(xiàn)二—十進(jìn)制譯碼器，例如，可以用74154實(shí)現(xiàn)二—十進(jìn)制譯碼器。果采用8421BCD編碼表示十進(jìn)制數(shù)，譯碼時只需取74154的前10個輸出信號就可表示十進(jìn)制數(shù)0~9；如果采用余3碼，譯碼器需輸出3~12；如果采用其他形式的BCD碼，可根據(jù)需要選擇輸出信號。

４.字符顯示譯碼器字符顯示譯碼器的功能是將輸入的BCD碼經(jīng)過譯碼后，使輸出顯示相應(yīng)的十進(jìn)制數(shù)。例如在實(shí)訓(xùn)4中采用的74LS48就是與共陰極數(shù)碼管配合使用的一種字符顯示譯碼器。

第六十九頁，共128頁。圖4·9七段顯示器和74LS47的邏輯符號第七十頁，共128頁。目前常用的數(shù)碼顯示器件有發(fā)光二極管（LED）組成的七段顯示數(shù)碼管和液晶（LCD）七段顯示器等。它們一般由a、b、c、d、e、f、g七段發(fā)光段組成。根據(jù)需要，讓其中的某些段發(fā)光，即可顯示數(shù)字0~9，如圖4.9（a）所示。1）七段顯示譯碼器配合各種七段顯示器有許多專用的七段譯碼器，除了74LS48外，74LS47也是常用的有多種功能的顯示譯碼器，圖4.9（b）是它的邏輯符號。圖中D、C、B、A為8421BCD碼輸入端，a、b、c、d、e、f、g輸出驅(qū)動七段顯示器的信號。它與實(shí)訓(xùn)4中所的74LS48的不同之處是，它所驅(qū)動的是共陽極數(shù)碼管，輸出的有效電平是低電平。74LS47功能表如表4.15所示。第七十一頁，共128頁。表4.1574LS47功能表

十進(jìn)制數(shù)輸入BI/RBO輸出DCBAabcdefg012311111×××00000001001000111111000000010011110010010000011045671111××××010001010110011111111001100010010011000000000110第七十二頁，共128頁。十進(jìn)制數(shù)輸入BI/RBO輸出DCBAabcdefg8910111111××××10000011010101111110000000000110011100101100110121314151111××××110011011110111111111011100011010011100001111111BI×01×0×××××0000××××001111111111111110000000續(xù)表（2）第七十三頁，共128頁。端為測試燈輸入端,=0且BI=1時，a~g輸出均勻?yàn)?，顯示器七段都亮，用于測試每段工作是否正常=1時，譯碼器方可進(jìn)行譯碼顯示。BI/RBO端為熄滅輸入/滅零輸出端。利用熄滅信號BI可按照需要控制數(shù)碼管顯示或不顯示。當(dāng)BI=0時，無論DCBA狀態(tài)如何，數(shù)碼管均不顯示。BI與RBO共用一個引出端。當(dāng)=0且DCBA=0000時RBO=0。端為滅零輸入端，其作用是將數(shù)碼管顯示的數(shù)字0熄滅。當(dāng)=0且DCBA=0000時，a~g輸出1，數(shù)碼管無顯示。

第七十四頁，共128頁。利用該滅零輸出信號，可熄滅多位顯示中不需要的零。不需要滅零時，=1。例如，一個4位數(shù)字顯示器，要將顯示的0027的高位兩個0熄滅，而顯示成27時，可按圖4.10進(jìn)行連接。圖中用4塊74LS47，將第一塊的接地，即=0，因這塊的輸入為0000，所以本位的十進(jìn)制數(shù)字0不顯示，并且本位的RBO=0。將其連接到第二塊的端，又因第二塊的輸入也是0000，所以第二塊的十進(jìn)制數(shù)0也不顯示。第七十五頁，共128頁。2）譯碼器和顯示器的用法數(shù)字電路處理的信息都是以二進(jìn)制代碼表示的，而顯示器顯示的是文字、符號等信息，所以譯碼器和顯示器總是結(jié)合起來使用的。（1）LED顯示電路。七段數(shù)碼管可以是共陰極結(jié)構(gòu)，也可以是共陽極結(jié)構(gòu)。圖4.11（a）為共陰極連接方式，圖4.11（b）為共陽極連接方式。由圖可見，若顯示器為共陰極連接，則對應(yīng)陽極接高電平的字段發(fā)光；而顯示器為共陽極連接時，則對應(yīng)陰極接低電平的字段發(fā)光。

第七十六頁，共128頁。圖4.104位數(shù)字顯示

第七十七頁，共128頁。圖4.11發(fā)光二極管的兩種連接

第七十八頁，共128頁。圖4.12是LED七段顯示器和譯碼驅(qū)動電路的連接實(shí)例。圖中LED七段顯示器的驅(qū)動電路是由74LS47譯碼器、1kΩ的雙列直插限流電阻排、七段共陽極LED顯示器組成的。由于74LS47是集電極開路輸出（OC門），驅(qū)動七段顯示器時需要外加限流電阻。其工作過程是：輸入的8421BCD碼經(jīng)譯碼器譯碼，產(chǎn)生7個低電平有效的輸出信號，這7個輸出信號通過限流電阻分別接至七段共陽極顯示器對應(yīng)的7個段；當(dāng)LED七段顯示器的7個輸入端有一個或幾個為低電平時，與其對應(yīng)的字段點(diǎn)亮。第七十九頁，共128頁。圖4.12LED七段顯示器譯碼驅(qū)動電路邏輯圖

第八十頁，共128頁。（2）LCD顯示電路。液晶顯示器是目前功耗最低的一種顯示器，特別適合于袖珍顯示器、低功耗便攜式計算機(jī)和儀器儀表等應(yīng)用場合。液晶顯示器的驅(qū)動方式有靜態(tài)驅(qū)動、多路驅(qū)動、矩陣驅(qū)動和雙頻驅(qū)動等多種方式。所謂靜態(tài)驅(qū)動，是指每位字符正面的每一段都有一根驅(qū)動信號引線，每位字符位背面的電極被連成一體，形成公共電極。工作時所有需要顯示的段，從開始顯示的時刻起，直到終止顯示的時刻為止，該段始終獨(dú)立地加有驅(qū)動信號電壓。液晶長時間處在直流電壓作用下會發(fā)生電分解現(xiàn)象，性能將退化。第八十一頁，共128頁。為了防止老化，液晶顯示器總是用交流驅(qū)動。所謂交流驅(qū)動，是指信號電極上驅(qū)動電壓的相位始終與公共電極上的電壓反相，以此保持施加于液晶上的平均直流電壓為零。圖4.13是一位七段LCD顯示器驅(qū)動電路的邏輯圖。信號A~G是七段譯碼器輸出的每段信號電平。顯示驅(qū)動信號Dfi一般為50~100Hz（數(shù)字鐘、數(shù)字表往往是32Hz或64Hz）的脈沖信號。該信號同時加到液晶顯示器的公共電極。在譯碼器內(nèi)部異或門的作用下，送到液晶顯示器信號電極上的驅(qū)動信號a~g是信號Dfi分別與段信號A~G的異或信號。顯示字段上所加的電壓峰峰值為電源電壓的兩倍。第八十二頁，共128頁。

圖4.13一位七段LCD顯示器驅(qū)動電路的邏輯圖第八十三頁，共128頁。由圖可見，送到液晶顯示器某段上的驅(qū)動信號為脈沖信號。因此液晶顯示段的發(fā)亮是脈沖式的。由于此脈沖頻率較快，視覺上感到它一直發(fā)亮，這是LCD的特點(diǎn)。第八十四頁，共128頁。

4·3編/譯碼器的應(yīng)用

4·3·1編碼器的應(yīng)用

4·3·2譯碼器的應(yīng)用第八十五頁，共128頁。4.3.1編碼器的應(yīng)用

1.微控制器報警編碼電路圖4.14所示為利用74LS148編碼器監(jiān)視8個化學(xué)罐液面的報警編碼電路。若8個化學(xué)罐中任何一個的液面超過預(yù)定高度時，其液面檢測傳感器便輸出一個0電平到編碼器的輸入端。編碼器輸出3位二進(jìn)制代碼到微控制器。此時，微控制器僅需要3根輸入線就可以監(jiān)視8個獨(dú)立的被測點(diǎn)。4·3編/譯碼其應(yīng)用實(shí)例第八十六頁，共128頁。這里用的是Intel8051微控制器，它有4個輸入/輸出接口。我們使用其中的一個口輸入被編碼的報警代碼，并且利用中斷輸入0接收報警信號（是編碼器輸入信號有效的標(biāo)志輸出，只要有一個輸入信號為有效的低電平，就變成低電平）。當(dāng)Intel8051的0端接收到一個0時，就運(yùn)行報警處理程序并做相應(yīng)的反應(yīng)，完成報警。第八十七頁，共128頁。圖4.1474LS148微控制器報警編碼電路

第八十八頁，共128頁。

2.用編碼器構(gòu)成A/D轉(zhuǎn)換器圖4.15為74LS148構(gòu)成的A/D轉(zhuǎn)換器。這個電路主要由比較器、寄存器和編碼器3部分組成。輸入信號UI（模擬電壓），同時加到7個比較器的反相端。基準(zhǔn)電源UR經(jīng)串聯(lián)電阻分壓為8級，量化單位q=UR/7。各基準(zhǔn)電壓分別加到比較器的同相端。若UI大于基準(zhǔn)電壓時，Ci=0，否則Ci=1。7個比較器的基準(zhǔn)電壓依次為UR1=UR、UR2=UR、UR3=UR、UR4=UR、UR5=URUR6=UR、UR7=UR。第八十九頁，共128頁。

寄存器是暫時存放數(shù)據(jù)或代碼的邏輯功能部件，將在第6章中討論。寄存器74LS373由8個D觸發(fā)器構(gòu)成。它的作用是寄存緩沖比較器輸出的信號，以避免因比較器響應(yīng)速度不一致而造成的邏輯錯誤。比較器的輸出量保存一個時鐘周期后，供編碼使用。編碼器根據(jù)寄存器提供的信號進(jìn)行編碼。編碼可以反碼輸出，也可以原碼輸出。

第九十頁，共128頁。例如，當(dāng)UI=UR時，7個比較器輸出為C1=C2=C3=0，C7=C6=C5=C4=1。這7個信號就是7個D觸發(fā)器的輸入信號。在時鐘信號CP上升沿的作用下，7個D觸發(fā)器的輸出信號為Q7=Q6=Q5=Q4=1，Q1=Q2=Q3=0，74LS148譯器的輸出CBA=100，經(jīng)非門輸出的原碼為011。這樣A/D轉(zhuǎn)換器就把輸入的模擬信號UI變成了3位數(shù)字信號。第九十一頁，共128頁。

7個D觸發(fā)器的輸出信號為Q7=Q6=Q5=Q4=1，Q1=Q2=Q3=0，74LS148譯器的輸出CBA=100，經(jīng)非門輸出的原碼為011。這樣A/D轉(zhuǎn)換器就把輸入的模擬信號UI變成了3位數(shù)字信號。通常R選用1Kω,UR=5V，CP的周期應(yīng)大于手冊給出的比較器、寄存器、編碼器、非門平均傳輸延遲時間之和的2倍，而脈沖寬度只要大于寄存器的平均傳輸延遲時間即可。該轉(zhuǎn)換器的轉(zhuǎn)換精度取決于電阻分壓網(wǎng)絡(luò)的精度。這種轉(zhuǎn)換器適合于高速度、低精度的情況使用。第九十二頁，共128頁。圖4.15A/D轉(zhuǎn)換器

第九十三頁，共128頁。

4.3.2譯碼器的應(yīng)用

譯碼器的應(yīng)用范圍很廣，除了能驅(qū)動顯示器外，還能實(shí)現(xiàn)存儲系統(tǒng)的地址譯碼和指令譯碼，實(shí)現(xiàn)邏輯函數(shù)，作多路分配器，以及控制燈光等等。下面介紹譯碼器的幾種典型應(yīng)用。第九十四頁，共128頁。

1.譯碼器作地址譯碼器實(shí)現(xiàn)微機(jī)系統(tǒng)中存儲器或輸入/輸出接口芯片的地址譯碼是譯碼器的一個典型用途。圖4.16所示是將四輸入變量譯碼器用于半導(dǎo)體只讀存儲器地址譯碼的一個實(shí)例。圖中，譯碼器的輸出用來控制存儲器的片選端,該輸出信號取決于高位地址碼A5~A8。A5~A84位地址有16個輸出信號。利用這些輸出信號可從16片存儲器中選用一片，再由低位地址碼A0~A4從被選片中選中一個存儲單元，讀出選中單元的內(nèi)容。第九十五頁，共128頁。圖4.16四輸入變量譯碼器用于存儲器的地址譯碼

第九十六頁，共128頁。

2.用譯碼器構(gòu)成數(shù)據(jù)分配器或時鐘分配器數(shù)據(jù)分配器也稱為多路分配器，它可以按地址的要求將1路輸入數(shù)據(jù)分配到多輸出通道中某一特定輸出通道去。由于譯碼器可以兼作分配器使用，廠家并不單獨(dú)生產(chǎn)分配器組件，而是將譯碼器改接成分配器。下面舉例說明。

第九十七頁，共128頁。將帶使能端的3—8線譯碼器74LS138改作8路數(shù)據(jù)分配器的電路圖如圖4.17（a）所示。譯碼器的使能端作為分配器的數(shù)據(jù)輸入端，碼器的輸入端作為分配器的地址碼輸入端，譯碼器的輸出端作為分配器的輸出端。這樣分配器就會根據(jù)所輸入的地址碼將輸入數(shù)據(jù)分配到地址碼所指定的輸出通道。第九十八頁，共128頁。例如，要將輸入信號序列00100100分配到Y(jié)0通道輸出，只要使地址碼X2X1X0=000，輸入信號從D端輸入，Y0端即可得到和輸入信號相同的信號序列。波形圖如圖4.（b）所示。此時，其余輸出端均為高電平。若要將輸入信號分配到Y(jié)1輸出端，只要將地址碼變?yōu)?01即可。依此類推，只要改變地址碼，就可以把輸入信號分配到任何一個輸出端輸出。74LS138作分配器時，按圖4.17（a）的接法可得到數(shù)據(jù)的原碼輸出。若將數(shù)據(jù)加到E3端，而1、2接地，則輸出端得到數(shù)據(jù)的反碼。

第九十九頁，共128頁。圖4.1774LS138改作8路分配器

在圖4.17（a）中，如果D輸入的是時鐘脈沖，則可將該時鐘脈沖分配到Y(jié)0~Y7的某一個輸出端，從而構(gòu)成時鐘脈沖分配器。第一百頁，共128頁。

3.用譯碼器實(shí)現(xiàn)邏輯函數(shù)由于全譯碼器在選通時，各輸出函數(shù)為輸入變量相應(yīng)最小項之非，而任意邏輯函數(shù)總能表示成最小項之和的形式。因此，全譯碼器加一個與非門可實(shí)現(xiàn)邏輯函數(shù)。例4.1用全譯碼器實(shí)現(xiàn)邏輯函數(shù)F=解1）全譯碼器的輸出為輸入變量相應(yīng)最小項之非，故先將邏輯函數(shù)式F寫成最小項之反的形式。由德·摩根定理得F=第一百零一頁，