微機(jī)原理與接口技術(shù)第4章總線(xiàn)02

微機(jī)原理與接口技術(shù)第4章總線(xiàn)02第一頁(yè)，共47頁(yè)?？偩€(xiàn)競(jìng)爭(zhēng)總線(xiàn)的負(fù)載總線(xiàn)的驅(qū)動(dòng)對(duì)總線(xiàn)驅(qū)動(dòng)器的控制本節(jié)內(nèi)容：4.3總線(xiàn)的驅(qū)動(dòng)與控制2第二頁(yè)，共47頁(yè)?？偩€(xiàn)競(jìng)爭(zhēng)：同一總線(xiàn)上，同一時(shí)刻，有兩個(gè)或兩個(gè)以上的器件輸出其狀態(tài)。對(duì)TTL：4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載總線(xiàn)0011門(mén)1門(mén)2此時(shí)總線(xiàn)上會(huì)是一種不高不低的非TTL電平，嚴(yán)重時(shí)會(huì)燒壞器件。3第三頁(yè)，共47頁(yè)?？偩€(xiàn)競(jìng)爭(zhēng)：同一總線(xiàn)上，同一時(shí)刻，有兩個(gè)或兩個(gè)以上的器件輸出其狀態(tài)。對(duì)集電極開(kāi)路輸出：線(xiàn)與邏輯

OC：OpenCollector4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載A電路B電路01總線(xiàn)＋5VA→0，B→1不會(huì)燒壞器件，但B輸出的“1”信息會(huì)丟失。04第四頁(yè)，共47頁(yè)?？偩€(xiàn)競(jìng)爭(zhēng)：同一總線(xiàn)上，同一時(shí)刻，有兩個(gè)或兩個(gè)以上的器件輸出其狀態(tài)。用三態(tài)電路，嚴(yán)格控制邏輯。4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載總線(xiàn)00z1門(mén)1門(mén)2門(mén)1輸出控制門(mén)2輸出控制015第五頁(yè)，共47頁(yè)?？偩€(xiàn)的負(fù)載直流負(fù)載：為了能正常工作，CPU必須提供各個(gè)芯片正常工作所需的電流。4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載6第六頁(yè)，共47頁(yè)?？偩€(xiàn)的負(fù)載直流負(fù)載：4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載非OC門(mén)OC門(mén)7第七頁(yè)，共47頁(yè)?？偩€(xiàn)的負(fù)載直流負(fù)載：（手冊(cè)上給出的均為最大值）輸出高電平時(shí)，驅(qū)動(dòng)門(mén)的IOH≥

輸出低電平時(shí)，驅(qū)動(dòng)門(mén)的IOL≥4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載驅(qū)動(dòng)門(mén)負(fù)載門(mén)……IOHIIHIIHIIHIOLIILIILIIL8第八頁(yè)，共47頁(yè)?？偩€(xiàn)的負(fù)載直流負(fù)載4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載74LSxx（TTL）74HCxx（CMOS）IIH/IIL0.02/0.4mA1/1μAIOH/IOL0.4/8mA4/4mA扇出數(shù)204000扇出數(shù)：驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)。9第九頁(yè)，共47頁(yè)。目前常用的74系列器件有關(guān)參數(shù)（來(lái)源自TI公司器件手冊(cè)）前綴說(shuō)明工作電壓工藝典型傳輸速率最大驅(qū)動(dòng)電流備注-IIL/IIH-IOH/IOLSN74AHC先進(jìn)的高速CMOS邏輯系列+2～+5.5vCMOS8.5ns-8/8mA與高速CMOS器件完全兼容SN74AHCT先進(jìn)的高速CMOS邏輯系列+5vCMOS8.5ns-2.5/2.5uA-8/8mA輸入與TTL電平兼容SN74HC高速CMOS邏輯系列+2～+6vCMOS25ns-1/1uA-8/8mASN74HCT高速CMOS邏輯系列+5vCMOS25ns-1/1uA-8/8mA輸入與TTL電平兼容SN74ACT先進(jìn)的CMOS邏輯系列+5vCMOS10ns-24mA/24mA輸入與TTL電平兼容SN74F高速邏輯系列+5v雙極型6.5ns-0.65mA/70uA-24mA/24mA與TTL器件完全兼容SN74ALS先進(jìn)的低功耗系列+5v雙極型10ns-15/24mA與TTL器件完全兼容10第十頁(yè)，共47頁(yè)。74系列器件TTL與CMOS工藝各參數(shù)之比較TTLCMOS7474LS74ALS74HC74HCTIIH（max）/IIL（max）0.04/1.6mA0.02/0.4mA0.02/0.1mA1/1uA1/1uAIOH（max）/IOL（max）0.4/16mA0.4/8mA0.4/8mA4/4mA4/4mAVIH（min）/VIL（max）2/0.8v2/0.8v2/0.8v3.5/1v2/0.8vVOH（min）/VOL（max）2.4/0.4v2.7/0.5v2.7/0.4v4.9/0.1v4.9/0.1v電源電壓Vcc4.75～5.25v4.75/5.25v4.75～5.25v2～6v2～6v平均傳輸延遲tpd9.5ns8ns2.5ns10ns13ns扇出數(shù)NO1020**

4000**

4000功耗Pd（mW）10420.80.511第十一頁(yè)，共47頁(yè)?？偩€(xiàn)的負(fù)載交流負(fù)載對(duì)MOS電路，IIL、IIH很小→主要考慮電容負(fù)載要求輸出門(mén)的負(fù)載電容CP滿(mǎn)足如下條件：CP≥（＋電路板布線(xiàn)引入的電容＋

傳輸線(xiàn)引入的電容＋……）4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載負(fù)載門(mén)的輸入電容元件級(jí)總線(xiàn)、內(nèi)總線(xiàn)外總線(xiàn)12第十二頁(yè)，共47頁(yè)。總線(xiàn)的負(fù)載交流負(fù)載MOS電路每引腳的輸入電容約為10pf不推薦一個(gè)驅(qū)動(dòng)門(mén)直接連接10各以上的MOS負(fù)載負(fù)載多→

加驅(qū)動(dòng)器4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載13第十三頁(yè)，共47頁(yè)?！纠磕抽T(mén)電路IIH＝0.1mA，IIL＝0.2mA，Cin＝5pFIOH＝16mA，IOL＝22mA，CP＝250pF①直流負(fù)載：高電平時(shí)16mA/0.1mA＝160個(gè)低電平時(shí)22mA/0.2mA＝110個(gè)②交流負(fù)載：250pF/5pF＝50個(gè)4.3總線(xiàn)的驅(qū)動(dòng)與控制一、總線(xiàn)競(jìng)爭(zhēng)與負(fù)載驅(qū)動(dòng)自己，可驅(qū)動(dòng)多少個(gè)門(mén)？110個(gè)50個(gè)理想情況14第十四頁(yè)，共47頁(yè)。4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)克服總線(xiàn)負(fù)載效應(yīng)（直流負(fù)載、交流負(fù)載）的辦法是用驅(qū)動(dòng)器和緩沖器。對(duì)驅(qū)動(dòng)器/緩沖器的要求：

扇出能力大引入延時(shí)可忽略有較高的噪聲容限噪聲容限：輸出正確的情況下，輸入端允許的最大噪聲水平。扇出能力：驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)。扇出能力＝Min（NOL，NOH）NOL——低電平輸出時(shí)的扇出數(shù)NOH——高電平輸出時(shí)的扇出數(shù)15第十五頁(yè)，共47頁(yè)。1.

幾種常用的芯片4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)單向驅(qū)動(dòng)器（三態(tài)輸出）雙向驅(qū)動(dòng)器（三態(tài)輸出）鎖存器（三態(tài)輸出）16第十六頁(yè)，共47頁(yè)。1.

幾種常用的芯片4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)單向驅(qū)動(dòng)器（三態(tài)輸出）74LS24017第十七頁(yè)，共47頁(yè)。1.

幾種常用的芯片4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)雙向驅(qū)動(dòng)器（三態(tài)輸出）用于DB，如74LS245、74ACT245/E為“0”時(shí)，

DIR=“0”，B→A

DIR=“1”，A→B/E為“1”時(shí)，A、B均為高阻，實(shí)現(xiàn)CPU與總線(xiàn)隔離。74LS245：IOH＝15mA，IOL=24mA，IIH＝0.1mA，IIL=0.2mA74ACT245：IOH＝24mA，IOL=24mA，IIH＝1uA，IIL=1uA18第十八頁(yè)，共47頁(yè)。1.

幾種常用的芯片4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)鎖存器（三態(tài)輸出）74LS37319第十九頁(yè)，共47頁(yè)。2.

系統(tǒng)總線(xiàn)的驅(qū)動(dòng)與控制（以PC/XT為例）4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)A0～A7，A12～A19：74LS573，ALE鎖存

AEN輸出允許A8～A11：74LS245

AEN輸出允許數(shù)據(jù)總線(xiàn)：74LS245，DT/R方向控制；

DEN輸出允許20第二十頁(yè)，共47頁(yè)。2.

系統(tǒng)總線(xiàn)的驅(qū)動(dòng)與控制（以PC/XT為例）4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)PC/XT微機(jī)的DMA應(yīng)答電路SSS總線(xiàn)封鎖DMA請(qǐng)求置“1”端清“0”端21第二十一頁(yè)，共47頁(yè)。3.

擴(kuò)展插件板（卡）的板內(nèi)驅(qū)動(dòng)4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)利用板內(nèi)驅(qū)動(dòng)將插件板的負(fù)載與系統(tǒng)總線(xiàn)相隔離→減少插件板對(duì)系統(tǒng)的影響

（地址總線(xiàn)、寫(xiě)插件板時(shí)的數(shù)據(jù)總線(xiàn)：CPU→插件板）數(shù)據(jù)總線(xiàn)：讀插件板時(shí)，CPU←插件板CPU讀插件板→負(fù)載能力避免總線(xiàn)競(jìng)爭(zhēng)

P131

原則：只有CPU讀本插件板時(shí)才允許通向系統(tǒng)總線(xiàn)的三態(tài)門(mén)導(dǎo)通，其它→高阻。22第二十二頁(yè)，共47頁(yè)。3.

擴(kuò)展插件板（卡）的板內(nèi)驅(qū)動(dòng)4.3總線(xiàn)的驅(qū)動(dòng)與控制二、總線(xiàn)驅(qū)動(dòng)設(shè)計(jì)教材上的例子打印機(jī)插件板的驅(qū)動(dòng)：接口異步通信插件板的板內(nèi)驅(qū)動(dòng)：接口擴(kuò)展內(nèi)存插件板的板內(nèi)驅(qū)動(dòng)：內(nèi)存PC機(jī)單色顯示器（卡）插件板的總線(xiàn)驅(qū)動(dòng)：

內(nèi)存＋接口基本門(mén)電路譯碼PROM譯碼74LS138譯碼23第二十三頁(yè)，共47頁(yè)?！纠?】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫(huà)出板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。防止總線(xiàn)競(jìng)爭(zhēng)原則：

只有當(dāng)CPU讀本電路板內(nèi)的內(nèi)存地址時(shí)，才允許雙向驅(qū)動(dòng)器指向系統(tǒng)總線(xiàn)的三態(tài)門(mén)是導(dǎo)通的。24第二十四頁(yè)，共47頁(yè)。【例1】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫(huà)出板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。對(duì)板內(nèi)內(nèi)存地址進(jìn)行分析，找出地址特征。

A0000H～FFFFFHA19A18A17A16A15A14……A01010xx……x1011xx……x1100xx……x1101xx……x1110xx……x1111xx……x“1”非“00”（至少有一位為“1”）25第二十五頁(yè)，共47頁(yè)?！纠?】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫(huà)出板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。設(shè)計(jì)譯碼電路，用來(lái)控制雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)器，使之滿(mǎn)足防止總線(xiàn)競(jìng)爭(zhēng)原則。（利用基本邏輯門(mén)譯碼）26第二十六頁(yè)，共47頁(yè)。【例2】接口板板內(nèi)接口地址為5000H～7FFFH，試畫(huà)出板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。防止總線(xiàn)競(jìng)爭(zhēng)原則：

只有當(dāng)CPU讀本電路板內(nèi)的內(nèi)存地址時(shí)，才允許雙向驅(qū)動(dòng)器指向系統(tǒng)總線(xiàn)的三態(tài)門(mén)是導(dǎo)通的。地址：IOR：MEMW：數(shù)據(jù)：AEN：內(nèi)存地址來(lái)自I/O的數(shù)據(jù)DMA傳輸時(shí)序：I/O→內(nèi)存P109AEN=0：CPUAEN=1：DMA27第二十七頁(yè)，共47頁(yè)?！纠?】接口板板內(nèi)接口地址為5000H～7FFFH，試畫(huà)出板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。地址分析：根據(jù)地址特征，畫(huà)控制電路。

（利用3-8譯碼器譯碼）A15A14A13A12A11A10……A00101xx……x0110xx……x0111xx……x28第二十八頁(yè)，共47頁(yè)?！纠?】接口板板內(nèi)接口地址為5000H～7FFFH，試畫(huà)出板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。29第二十九頁(yè)，共47頁(yè)?！纠?】某微型機(jī)電路板上有內(nèi)存C0000H～EFFFFH和接口A000H～BFFFH，試畫(huà)出該電路板板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。防止總線(xiàn)競(jìng)爭(zhēng)原則：

只有當(dāng)CPU讀板內(nèi)內(nèi)存或讀板內(nèi)接口時(shí)，才允許雙向數(shù)據(jù)驅(qū)動(dòng)器指向系統(tǒng)總線(xiàn)的三態(tài)門(mén)是導(dǎo)通的。30第三十頁(yè)，共47頁(yè)?！纠?】某微型機(jī)電路板上有內(nèi)存C0000H～EFFFFH和接口A000H～BFFFH，試畫(huà)出該電路板板內(nèi)雙向數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)與控制電路。地址分析（內(nèi)存地址、接口地址）畫(huà)驅(qū)動(dòng)與

控制電路A19A18A17A16A15…A01100x…x1101x…x1110x…xA15A14A13A12A11…A01010x…x1011x…x4、5、6“1”“101”31第三十一頁(yè)，共47頁(yè)。32第三十二頁(yè)，共47頁(yè)。幾種可供選擇的譯碼方式：基本門(mén)電路74LS138譯碼PROMCPLD、FPGA33第三十三頁(yè)，共47頁(yè)?！靖健縊C門(mén)上拉電阻RP的計(jì)算輸出輸入OC門(mén)34第三十四頁(yè)，共47頁(yè)?！靖健縊C門(mén)上拉電阻RP的計(jì)算當(dāng)所有OC門(mén)器件均輸出為高時(shí)，必須保證VOH不低于2.7V。（此時(shí)，流入OC門(mén)的電流由m個(gè)OC門(mén)共同分擔(dān)）35第三十五頁(yè)，共47頁(yè)?！靖健縊C門(mén)上拉電阻RP的計(jì)算當(dāng)只有一個(gè)OC門(mén)器件輸出為低時(shí)，必須保證VOL不高于0.5V（此時(shí)，輸出為低的OC門(mén)必須承受電路中的全部電流，其他幾個(gè)OC門(mén)中無(wú)電流，RP限流）所以電阻選取應(yīng)在625～1.8K之間?！?/p>

電容→

開(kāi)關(guān)速度36第三十六頁(yè)，共47頁(yè)。微機(jī)原理及接口技術(shù)第4章總線(xiàn)4.4總線(xiàn)的工程設(shè)計(jì)問(wèn)題第三十七頁(yè)，共47頁(yè)。設(shè)計(jì)總線(xiàn)要考慮的問(wèn)題：不發(fā)生總線(xiàn)競(jìng)爭(zhēng)總線(xiàn)負(fù)載交叉串?dāng)_延時(shí)反射4.4總線(xiàn)的工程設(shè)計(jì)問(wèn)題38第三十八頁(yè)，共47頁(yè)。產(chǎn)生原因：總線(xiàn)間存在線(xiàn)間的寄生電容。

高頻脈沖信號(hào)→從一條總線(xiàn)耦合到另一條總線(xiàn)信號(hào)頻率高→總線(xiàn)本身可看成一個(gè)小電感：

信號(hào)電流→產(chǎn)生磁場(chǎng)→耦合到另一條線(xiàn)的電感上→產(chǎn)生干擾電壓如何減少串?dāng)_

主要考慮電容的影響→如何減少總線(xiàn)間的寄生電容4.4總線(xiàn)的工程設(shè)計(jì)問(wèn)題一、總線(xiàn)交叉串?dāng)_39第三十九頁(yè)，共47頁(yè)。如何減少串?dāng)_減少總線(xiàn)長(zhǎng)度→分布電容↓→串?dāng)_↓增加總線(xiàn)間的距離；強(qiáng)電、弱電信號(hào)分開(kāi)布設(shè)降低總線(xiàn)上的負(fù)載兩條信號(hào)線(xiàn)間加上一條地線(xiàn)→將線(xiàn)間耦合電容轉(zhuǎn)化為對(duì)地電容→增加了交流負(fù)載減少總線(xiàn)的平行走向圓滑脈沖信號(hào)的邊緣（滿(mǎn)足正常工作的情況下）→DS3662：總線(xiàn)優(yōu)化器采用雙絞線(xiàn)

→線(xiàn)與線(xiàn)產(chǎn)生的磁場(chǎng)相互/部分地抵消4.4總線(xiàn)的工程設(shè)計(jì)問(wèn)題一、總線(xiàn)交叉串?dāng)_40第四十頁(yè)，共47頁(yè)?？偩€(xiàn)優(yōu)化器：DS366241第四十一頁(yè)，共47頁(yè)。P136解決辦法：盡量減少總線(xiàn)長(zhǎng)度。

對(duì)時(shí)間要求嚴(yán)格的插件板盡量靠近主板或CPU。選用延時(shí)小、輸入輸出電容小、驅(qū)動(dòng)能力強(qiáng)的元器件。4.4總線(xiàn)的工程設(shè)計(jì)問(wèn)題二、總線(xiàn)的