VHDL四人搶答器實驗報告_第1頁
VHDL四人搶答器實驗報告_第2頁
VHDL四人搶答器實驗報告_第3頁
VHDL四人搶答器實驗報告_第4頁
VHDL四人搶答器實驗報告_第5頁
已閱讀5頁,還剩1頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

VHDL四人搶答器實驗報告題目:硬件描述語言實驗十三:四人搶答器姓名:***學號:***地點:主樓402時間:5月9日一、實驗目的:進一步練習VHDL語言設計工程的建立與仿真的步驟和方法、熟悉VHDL語言基本設計實體的編寫方法。二、實驗環(huán)境:PC個人計算機、WindowsXP操作系統(tǒng)、QuartusII集成開發(fā)環(huán)境軟件。三、設計要求:設計一個四人搶答的搶答器的邏輯模塊,模塊功能如下描述:(1)上一輪搶答結(jié)束后,主持人按下清零按鈕,系統(tǒng)初始化,此時除了禁止搶答燈外,所有燈滅,而禁止搶答燈亮。(2)主持人按下允許搶答按鈕,允許搶答燈亮,模塊開始計時;當達到設定的允許搶答的時間時,允許搶答燈滅,禁止搶答燈亮。(3)參賽選手在允許搶答的時間內(nèi)按下自己的搶答按鈕,誰第一個按下,他的搶答成功燈亮,其他選手在搶答無效。(4)選手在禁止搶答的時間段按下?lián)尨鸬陌粹o,他的犯規(guī)燈亮,多個選手犯規(guī),他們的犯規(guī)燈都亮。由上述功能可確定模塊的引腳:每個按鈕對應一個輸入信號,按鈕按下輸入為高電平;每個燈對應一個輸出信號,輸出高電平燈亮。為了計時,還有一個時鐘信號輸入,允許搶答的時間為16個時鐘周期。四、設計思想:搶答器主要由兩個模塊來實現(xiàn)功能:(一)搶答鑒別及鎖存模塊根據(jù)設計要求,首先要有清零按鈕clr,主持人控制按鈕en,四人搶答按鈕a、b、c、d,并由dsp顯示搶答成功的選手號碼,用wrg_lgt表示犯規(guī)燈,用fbd_lgt表示禁止搶答燈,用alw_lgt表示允許搶答燈。為了實現(xiàn)當有選手搶答后鎖存電路使其他選手無法搶答的功能,設置兩個鎖存信號temp1、temp2。按下清零開關(guān)(clr=1),tmp1、tmp2=0,若主持人未按下允許搶答按鈕(en=0),即禁止搶答燈亮(alw_lgt=1)時,有人搶答,則tmp2=1,關(guān)閉搶答電路,犯規(guī)選手的犯規(guī)燈亮;若主持人按下允許搶答開關(guān)(en=1)后,即允許搶答燈亮(alw_lgt=1)時,有人搶答,則tmp1=1,關(guān)閉搶答電路,搶答成功選手的搶答成功燈亮。(二)倒計時模塊用4位二進制矢量count表示搶答倒計時,從“1111”到“0000”表示16個時鐘周期,由給定的時鐘信號clk觸發(fā)。主持人按下允許搶答按鈕(en=1)后,開始倒計時。為實現(xiàn)有人搶答則暫停計時及16個時鐘周期后停止計時的功能,設置暫停鎖存信號tmp3,按下清零開關(guān)(clr=1)后,tmp3=0,主持人按下允許搶答按鈕(en=1)后,開始倒計時,若有人搶答,則tmp3=1,暫停倒計時;若一直無人搶答,當16個時鐘周期結(jié)束(count=“0000”)時,則tmp3=1,停止倒計時。五、電路圖仿真電路圖如下:六、仿真波形(一)有人搶答時仿真波形圖1由圖1可知,clr=1,系統(tǒng)進入初始狀態(tài),即count=(二)無人搶答時仿真波形圖2由圖2可知,en=1,16個時鐘周期的時間(count=七、程序代碼libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityqaisport(clr:instd_logic;--清零按鈕clk:instd_logic;--時鐘信號en:instd_logic;--主持人控制按鈕a,b,c,d:instd_logic;--四個人的搶答按鈕fbd_lgt:outstd_logic;--禁止搶答燈alw_lgt:outstd_logic;--允許搶答燈wrg_lgt:outstd_logic_vector(3downto0);--犯規(guī)燈dsp:outstd_logic_vector(3downto0);--搶答結(jié)果顯示count:outstd_logic_vector(3downto0)--計時信號);endqa;architecturertlofqaissignaldsp1:std_logic_vector(3downto0);--四人搶答成功顯示signalcount1:std_logic_vector(3downto0);--計時信號signaltmp1,tmp2,tmp3:std_logic;--鎖存signalwrg_lgt1:std_logic_vector(3downto0);--犯規(guī)燈signalfbd_lgt1:std_logic;--禁止搶答燈signalalw_lgt1:std_logic;--允許搶答燈beginprocess(clr,en,tmp1,tmp2,a,b,c,d)beginifclr='1'thentmp1tmp2fbd_lgt1alw_lgt1dsp1wrg_lgt1elsifen='1'thenalw_lgt1fbd_lgt1iftmp1='0'thenifa='1'thentmp1dsp1endif;ifb='1'thentmp1dsp1endif;ifc='1'thentmp1dsp1endif;ifd='1'thentmp1dsp1endif;endif;elsifen='0'thenalw_lgt1fbd_lgt1iftmp2='0'thenifa='1'thentmp2wrg_lgt1endif;ifb='1'thentmp2wrg_lgt1endif;ifc='1'thentmp2wrg_lgt1endif;ifd='1'thentmp2wrg_lgt1endif;endif;endif;endprocess;process(clr,clk,tmp1,tmp3)beginif(clk'eventandclk='1')thenifclr='1'thencount1tmp3elsifen='1'andtmp1='0'andtmp3=

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論