《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》綜合自測(cè)題3

本文格式為Word版，下載可任意編輯——《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》綜合自測(cè)題3……__…__…__…__…__…__…__…___…心…中…學(xué)教…_…___…__線__…__…___…__…__…_學(xué)號(hào)……__…__…__…__…__封__…__…__…號(hào)班………__…__…___…__…__…__…__…__…_稱…名密業(yè)…專…_…___…__…___…__…__…__…__…_名…姓…………000000414電子科技大學(xué)網(wǎng)絡(luò)教育考卷（A3卷）

(20年至20學(xué)年度第學(xué)期)

考試時(shí)間年月日(90分鐘)課程計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)教師簽名文軍

大題號(hào)一二三四五六七八九十合計(jì)得分

[注意：所有題目的答案均填涂在答題卡上，寫在本試卷上的答案無(wú)效]

一、填空題（將以下各題正確的答案填入下面的括號(hào)中，每空1分，共20分。）1.計(jì)算機(jī)系統(tǒng)提高并行性的技術(shù)途徑有3個(gè)途徑：（）、（）、（）。

2.根據(jù)指令對(duì)寄放器的讀寫順序，可將數(shù)據(jù)相關(guān)分為三種，分別是（）、（）、（）。

3.通道分為（）通道、（）通道和（）通道三種類型。4.Cache失效的3C是指（）、（）和（）。5.指令調(diào)度有兩種類型：（）和（）。

6.多處理機(jī)系統(tǒng)中為了解決Cache不一致性問題，提出了（）協(xié)議和（）協(xié)議，它們適合于不同的系統(tǒng)結(jié)構(gòu)。

7.設(shè)計(jì)I/O系統(tǒng)的三個(gè)標(biāo)準(zhǔn)是（）、（）和（）。二、名詞解釋（每詞3分，共15分）1.CPI：

2.寫直達(dá)法：

3.機(jī)群：

4.SMT：

5.異步消息傳遞：

三、問答題（每題5分，共25分）

1.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)和分析中最經(jīng)常使用的三條基本原則是什么？并簡(jiǎn)要描述。

2.流水線沖突有哪幾種？并簡(jiǎn)要描述。

3.依照拓?fù)浣Y(jié)構(gòu)，簡(jiǎn)要描述互連網(wǎng)絡(luò)分為哪兩類？

1

4.地址映像方法有哪幾種？它們各有什么優(yōu)缺點(diǎn)？

5.按設(shè)備定時(shí)方式分類，總線可分為哪兩類？它們各有何特點(diǎn)？

四、計(jì)算題(共25分)1.（12分）假定要將某一執(zhí)行部件改進(jìn)后速度提高10倍，改進(jìn)后被改進(jìn)部件執(zhí)行時(shí)間占系統(tǒng)總時(shí)間的50%。問改進(jìn)后，獲得的加速比SP是多少？

2.（13分）假設(shè)某臺(tái)機(jī)器訪問存儲(chǔ)器都是cache命中，那么它的CPI等于2。還假設(shè)只有Load和Store指令才能訪問存儲(chǔ)器數(shù)據(jù)，這兩種指令的數(shù)目占整個(gè)程序的40%。假使訪問存儲(chǔ)器時(shí)出現(xiàn)cache缺失，則一次缺失需要花費(fèi)25個(gè)時(shí)鐘周期。問這臺(tái)機(jī)器在所有指令都cache命中狀況比有2%缺失狀況快幾倍？

2

五、表達(dá)題（15分）

試說明計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成與計(jì)算機(jī)實(shí)現(xiàn)之間的相互關(guān)系。

3

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)答案

一、填空題（每空一分，共20分）

1.時(shí)間重疊timeinterleaving；資源重復(fù)resourcereplication；資源共享resourcesharing2.寫后讀WR、讀后寫RW、寫后寫RR3.字節(jié)多路、選擇、數(shù)組多路

4.強(qiáng)制性失效Compulsorymiss、容量失效Capacitymiss、沖突失效Conflictmiss5.動(dòng)態(tài)調(diào)度、靜態(tài)調(diào)度6.監(jiān)聽、目錄表

7.可靠性reliability、可用性availability、可信性dependability二、名詞解釋（每詞3分，共15分）

1.大多數(shù)的時(shí)鐘速度是固定的，它的運(yùn)行周期稱為時(shí)鐘周期，而每條指令的平均時(shí)鐘周期數(shù)即為CPI。2.執(zhí)行“寫〞操作時(shí)，不僅寫入Cache，而且也寫入下一級(jí)存儲(chǔ)器中相應(yīng)的塊。

3.機(jī)群是一種價(jià)格低廉、易于構(gòu)建、可擴(kuò)放性極強(qiáng)的并行計(jì)算機(jī)系統(tǒng)。它由多臺(tái)同構(gòu)或異構(gòu)的獨(dú)立計(jì)算機(jī)通過高性能網(wǎng)絡(luò)或局域網(wǎng)互連在一起，協(xié)同完成特定的并行計(jì)算任務(wù)。從用戶的角度來(lái)看，機(jī)群就是一個(gè)單一、集中的計(jì)算資源。

4.同時(shí)多線程技術(shù)，簡(jiǎn)稱SMT。它是一種在多流出、動(dòng)態(tài)調(diào)度的處理器上同時(shí)開發(fā)線程級(jí)并行和指令級(jí)并行的技術(shù)，是對(duì)多線程技術(shù)的一種改進(jìn)。

5.發(fā)送方不經(jīng)請(qǐng)求就直接把數(shù)據(jù)送往數(shù)據(jù)接收方。

三、問答題（每題5分，共15分）

1.（1）以經(jīng)常性事件為重點(diǎn)：對(duì)于大約率事件(最常見的事件)，賦予它優(yōu)先的處理權(quán)和資源使用權(quán)，以獲

得全局的最優(yōu)結(jié)果。

（2）Amdahl定律：加快某部件執(zhí)行速度所獲得的系統(tǒng)性能加速比，受限于該部件在系統(tǒng)中所占的重要性。（3）程序的局部性原理：程序在執(zhí)行時(shí)所訪問地址的分布不是隨機(jī)的，而是相對(duì)地簇聚。2.流水線沖突有以下3種類型：

（1）結(jié)構(gòu)沖突：因硬件資源滿足不了指令重疊執(zhí)行的要求而發(fā)生的沖突。

（2）數(shù)據(jù)沖突：當(dāng)指令在流水線中重疊執(zhí)行時(shí)，因需要用到前面指令的執(zhí)行結(jié)果而發(fā)生的沖突。（3）控制沖突：流水線遇到分支指令和其他會(huì)改變PC值的指令所引起的沖突。3.有靜態(tài)和動(dòng)態(tài)兩種。

靜態(tài)拓?fù)浣Y(jié)構(gòu)在各結(jié)點(diǎn)之間有專用的連接通路，且在運(yùn)行過程中不能改變。

動(dòng)態(tài)拓?fù)浣Y(jié)構(gòu)中，可根據(jù)需要設(shè)置互連網(wǎng)絡(luò)中的開關(guān)，從而對(duì)結(jié)點(diǎn)之間的連接通路進(jìn)行重新組合，實(shí)現(xiàn)所要求的通信模式。

4.（1）全相聯(lián)映像。實(shí)現(xiàn)查找的機(jī)制繁雜，代價(jià)高，速度慢。Cache空間的利用率較高，塊沖突概率較低，

因而Cache的失效率也低。

（2）直接映像。實(shí)現(xiàn)查找的機(jī)制簡(jiǎn)單，速度快。Cache空間的利用率較低，塊沖突概率較高，因而Cache的失效率也高。

（3）組相聯(lián)映像。組相聯(lián)是直接映像和全相聯(lián)的一種折中。

5.（1）同步總線。同步總線上所有設(shè)備通過統(tǒng)一的總線系統(tǒng)時(shí)鐘進(jìn)行同步。同步總線速度快，成本低，由于

它不需要設(shè)備之間相互確定時(shí)序的規(guī)律。但缺點(diǎn)是，總線操作必需以一致的速度運(yùn)行。

（2）異步總線。異步總線上的設(shè)備之間沒有統(tǒng)一的系統(tǒng)時(shí)鐘，設(shè)備自己內(nèi)部定時(shí)。設(shè)備之間的信息傳送用總線發(fā)送器和接收器控制。異步總線簡(jiǎn)單適應(yīng)更廣泛的設(shè)備類型，擴(kuò)展總線時(shí)不用擔(dān)憂時(shí)鐘時(shí)序和時(shí)鐘同步問題。但在傳輸時(shí)，異步總線采用握手協(xié)議，因此需要額外的同步開銷。

第四題、計(jì)算題（共25分）

Sp=T0/Tn=

1(1-F（1）

e)+Fe/Se由（1）式得

Tn=[（1-Fe）+Fe/Se]×T0（2）根據(jù)題意：

50%Tn=（Fe×T0）/10（3）

由（2）式-（1）式得

50%Tn=（1-Fe）（4）Fe=

10×Tn2×T（5）

0由（4）、（5）式可得

Sp=T0/Tn=5.5

2.（13分）根據(jù)題意，在程序的執(zhí)行過程中平均每條指令需要一次取指令（訪存）和0.4次訪問數(shù)據(jù)。因此，在有2êche缺失時(shí)，由于cache缺失帶來(lái)的額外開銷

這臺(tái)機(jī)器在所有指令都cache命中時(shí)CPU執(zhí)行時(shí)間：

而在有2%缺失狀況時(shí)CPU執(zhí)行時(shí)間：

所以這臺(tái)機(jī)器在所有指令都cache命中狀況比有2%缺失狀況快：