集成電路設計基礎5版圖_第1頁
集成電路設計基礎5版圖_第2頁
集成電路設計基礎5版圖_第3頁
集成電路設計基礎5版圖_第4頁
集成電路設計基礎5版圖_第5頁
已閱讀5頁，還剩107頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

第6CMOS

2

34 （Layout版圖與電路圖一致性檢驗（LVS，LayoutVersus設計規(guī)則檢驗（DRC，DesignRule電氣規(guī)則檢驗（ERC，ElectricalRuleceandroute，自動 567

金屬 89InInAp-np-nCross-SectionalongA-

最小間距s最短露頭t離周邊最短距離d Same0

Different292 633232

orVia

233234 43 1

45145Metal Active

Metalto 222

注入：橫向注入導致np

n阱(nn阱(n 掩蔽n、p摻雜 p+=(pSelect)∩(Active)∩(nWell)∩(NOT(poly))

一條柵的邊與有源區(qū)邊界改變處 一條柵的邊與有源區(qū)邊界改變處SSggdac2Spac

溝道長度溝道寬度

F 2 6.5FETnFET和pFET

nCoxWn

L Ln

LLp

nWn/

/ 要使

rW

其中r

L

L Lp220cm2/V /V2n在此條件下，RchnRchpp220cm2/V /V2n

體管的常數為s(W/L)、R1x/s、sC1x

One

TwofingersLessdiffusion 平線，分別置于畫四個輸入的多晶硅柵，等間距畫pFET的有源區(qū)條和nFET的有源畫金屬線，按規(guī)定的邏輯進行互 紅線與綠線交叉產生一個FET在黃色邊框內為pFET，色 用頂點代表FET的漏和源，用邊代表FET半身和柵，根 電路關系連接頂點，由此形成

jCijCiCBX=C?(A+

LogicGraph

C

利

Wp Wp

WpWp

In3

WpWp

串聯的FET最好比單個 ffab gga(b

gg(ab)x xx ffabga(b bcadbcad bcadbcad (a)Logicgraphsfor (b)EulerPaths{abc

x

xabc(c)stickdiagramforordering{abc SFABS

Mirrored

MirroredMirro

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論