定時(shí)器中斷實(shí)驗(yàn)

定時(shí)器中斷實(shí)驗(yàn)第1頁(yè)/共28頁(yè)MCU的主時(shí)鐘源主要是外部晶振或外部時(shí)鐘，而用的最多的是外部晶振第2頁(yè)/共28頁(yè)系統(tǒng)內(nèi)所使用的時(shí)鐘都是外部時(shí)鐘源經(jīng)過(guò)一定的處理得到的。由于外部時(shí)鐘源的頻率一般不能滿(mǎn)足系統(tǒng)所需要的高頻條件，所以往往需要PLL（鎖相環(huán)）進(jìn)行倍頻處理。第3頁(yè)/共28頁(yè)第4頁(yè)/共28頁(yè)在s3c2440中，有2個(gè)不同的PLL，一個(gè)是MPLL，另一個(gè)是UPLL。UPLL是給USB提供48MHz。MPLL處理后能夠得到三個(gè)不同的系統(tǒng)時(shí)鐘：FCLK、HCLK和PCLKFCLK是主頻時(shí)鐘，用于ARM920T內(nèi)核；HCLK用于AHB總線(xiàn)設(shè)備，如ARM920T，內(nèi)存控制，中斷控制，LCD控制，DMA以及USB主模塊；PCLK用于APB總線(xiàn)設(shè)備，如外圍設(shè)備的看門(mén)狗，IIS，I2C，PWM，MMC接口，ADC，UART，GPIO，RTC以及SPI。第5頁(yè)/共28頁(yè)三個(gè)系統(tǒng)時(shí)鐘（FCLK、HCLK和PCLK）是有一定的比例關(guān)系這種關(guān)系是通過(guò)寄存器CLKDIVN中的HDIVN位和PDIVN位來(lái)控制的因此我們只要知道了FCLK，再通過(guò)這兩位的控制，就能確定HCLK和PCLK第6頁(yè)/共28頁(yè)而FCLK是如何得到的呢？它是通過(guò)輸入時(shí)鐘（即外部時(shí)鐘源）的頻率，經(jīng)過(guò)一個(gè)計(jì)算公式得到的，這個(gè)計(jì)算公式(查閱數(shù)據(jù)手冊(cè))還需要三個(gè)參數(shù)（MDIV、PDIV、SDIV），而這三個(gè)參數(shù)是經(jīng)過(guò)寄存器MPLLCON配置得到的第7頁(yè)/共28頁(yè)第8頁(yè)/共28頁(yè)最后，我們用最清晰的線(xiàn)路來(lái)繪制一下時(shí)鐘的產(chǎn)生過(guò)程：外部時(shí)鐘源→通過(guò)寄存器MPLLCON得到FCLK→再通過(guò)寄存器CLKDIVN得到HCLK和PCLK。第9頁(yè)/共28頁(yè)在本開(kāi)發(fā)板上，外部晶振為12MHz，進(jìn)過(guò)MPLL倍頻以后得到400MHz的FCLK，而FCLK、HCLK、PCLK之間的比例關(guān)系為1：4：8，因此HCLK為100MHz，PCLK為50MHz啟動(dòng)文件中第10頁(yè)/共28頁(yè)定時(shí)器中斷第11頁(yè)/共28頁(yè)第12頁(yè)/共28頁(yè)定時(shí)器輸出時(shí)鐘頻率=PCLK÷(prescaler+1)÷divider其中prescaler值由TCFG0決定，divider值由TCFG1決定，而prescaler只能取0~255之間的整數(shù)，divider只能取2、4、8和16。第13頁(yè)/共28頁(yè)第14頁(yè)/共28頁(yè)比如已知PCLK為50MHz，而我們想得到某一定時(shí)器的輸出時(shí)鐘頻率為25kHz，則依據(jù)公式可以使PCLK÷(prescaler+1)÷dividerprescaler等于249，divider等于8。25kHz這個(gè)頻率用來(lái)給計(jì)數(shù)器TCNTB0用。假如：我們?cè)O(shè)置TCNTB0=1000，TCNTB0從1000減到0需要(1000/25000)秒如果我們要定1秒鐘的時(shí)間，怎么設(shè)置TCNTB0？第15頁(yè)/共28頁(yè)當(dāng)TCNTB0減到0的時(shí)候，就會(huì)產(chǎn)生TIMER0中斷，也就是定時(shí)器0中斷，當(dāng)然在程序前要先把中斷相關(guān)的屏弊打開(kāi)，和定義TIMER0中斷服務(wù)程序.當(dāng)設(shè)置了頻率和計(jì)數(shù)值之后，還要在TCON寄存器中來(lái)更新你設(shè)置的TCNTB0值，并可以啟動(dòng)定時(shí)器。第16頁(yè)/共28頁(yè)TCON定時(shí)器控制寄存器，是用來(lái)設(shè)置自動(dòng)重載，更新TCNTB0，和啟動(dòng)，停止定時(shí)器用的第17頁(yè)/共28頁(yè)//中斷服務(wù)程序void__irqTimer4_ISR(void){

rSRCPND=rSRCPND|(0x1<<14);

rINTPND=rINTPND|(0x1<<14); ……. …….}注意：中斷服務(wù)程序要以__irq開(kāi)頭，一般在中斷服務(wù)程序中，清除本中斷標(biāo)志第18頁(yè)/共28頁(yè)練習(xí)：

用TIMER4中斷來(lái)控制，蜂鳴器的響聲，每0.5秒響一次。第19頁(yè)/共28頁(yè)P(yáng)WM（PulseWidthModulation） ——脈寬調(diào)制，它是利用微控制器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用于測(cè)量、通信、功率控制與變換等許多領(lǐng)域。第20頁(yè)/共28頁(yè)s3c2440芯片中一共有5個(gè)16位的定時(shí)器，其中有4個(gè)定時(shí)器（定時(shí)器0~定時(shí)器3）具有脈寬調(diào)制功能，因此用s3c2440可以很容易地實(shí)現(xiàn)PWM功能。第21頁(yè)/共28頁(yè)P(yáng)WM是通過(guò)引腳TOUT0~TOUT3輸出的，而這4個(gè)引腳是與GPB0~GPB3復(fù)用的，因此要實(shí)現(xiàn)PWM功能首先要把相應(yīng)的引腳配置成TOUT輸出。第22頁(yè)/共28頁(yè)再設(shè)置定時(shí)器的輸出時(shí)鐘頻率，它是以PCLK為基準(zhǔn)，再除以用寄存器TCFG0配置的prescaler參數(shù)，和用寄存器TCFG1配置的divider參數(shù)。然后設(shè)置脈沖的具體寬度，它的基本原理是通過(guò)寄存器TCNTBn來(lái)對(duì)寄存器TCNTn（內(nèi)部寄存器）進(jìn)行配置計(jì)數(shù)，TCNTn是遞減的，如果減到零，則它又會(huì)重新裝載TCNTBn里的數(shù)，重新開(kāi)始計(jì)數(shù)第23頁(yè)/共28頁(yè)而寄存器TCMPBn作為比較寄存器與計(jì)數(shù)值進(jìn)行比較，當(dāng)TCNTn=TCMPBn時(shí)，TOUTn輸出的電平會(huì)翻轉(zhuǎn)，而當(dāng)TCNTn減為零時(shí)，電平會(huì)又翻轉(zhuǎn)過(guò)來(lái)，就這樣周而復(fù)始。因此這一步的關(guān)鍵是設(shè)置寄存器TCNTBn和TCMPBn，前者可以確定一個(gè)計(jì)數(shù)周期的時(shí)間長(zhǎng)度，而后者可以確定方波的占空比。第24頁(yè)/共28頁(yè)從上面的圖來(lái)看，誰(shuí)來(lái)確定周期？誰(shuí)來(lái)確實(shí)占空比？第25頁(yè)/共28頁(yè)最后就是對(duì)PWM的控制，它是通過(guò)寄存器TCON來(lái)實(shí)現(xiàn)的啟動(dòng)/終止位，用于啟動(dòng)和終止定時(shí)器手動(dòng)更新位，用于手動(dòng)更新TCNTBn和TCMPBn輸出反轉(zhuǎn)位，用于改變輸出的電平方向，使原先是高電平輸出的變?yōu)榈碗娖剑碗娖降淖優(yōu)楦唠娖阶詣?dòng)重載位