CIC積分梳狀濾波器的設(shè)計(jì)課件

CIC積分梳狀濾波器的設(shè)計(jì)

1.課題的寫(xiě)作目的和思路

本課題的任務(wù)就是了解CIC濾波器的基本原理、特點(diǎn)。對(duì)CIC濾波器出現(xiàn)的幾個(gè)問(wèn)題給出了解決方案，以及對(duì)其進(jìn)行改善。最后用采用QuartusII仿真軟件對(duì)三級(jí)CIC濾波器代碼進(jìn)行測(cè)試仿真。2.CIC濾波器的發(fā)展史

隨著信息時(shí)代和數(shù)字世界的到來(lái)，數(shù)字信號(hào)處理在通信、語(yǔ)音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天、醫(yī)療和家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。在數(shù)字信號(hào)處理應(yīng)用中，數(shù)字濾波器十分重要并已獲得廣泛應(yīng)用。數(shù)字信號(hào)處理中多采樣率的應(yīng)用非常普遍,尤其在軟件無(wú)線(xiàn)電中應(yīng)用廣泛。CIC濾波器就是多采樣處理常用的器件之一。4.濾波器設(shè)計(jì)時(shí)遇到的問(wèn)題與改進(jìn)在DSP設(shè)計(jì)中，幾乎都會(huì)面對(duì)如何解決溢出問(wèn)題，CIC濾波器設(shè)計(jì)也不例外。擴(kuò)展表示精度可以解決寄存器溢出問(wèn)題。該辦法有一個(gè)缺點(diǎn)是濾波器各階段信號(hào)表示精度需要擴(kuò)展，從而造成部分寄存器浪費(fèi)。

CIC濾波器的阻帶衰減和過(guò)渡帶特性不是很好，可以通過(guò)級(jí)聯(lián)的方法來(lái)實(shí)現(xiàn)加大過(guò)渡帶和阻帶的衰減，還可以通過(guò)在CIC濾波器后加補(bǔ)償濾波器的方法來(lái)實(shí)現(xiàn)對(duì)CIC濾波器性能的改進(jìn)。5.VerilogHDL代碼實(shí)現(xiàn)

VerilogHDL是一種硬件描述語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。它是由GDA公司的PhilMoorby在1983年末首創(chuàng)的，最初只設(shè)計(jì)了一個(gè)仿真與驗(yàn)證工具，之后又陸續(xù)開(kāi)發(fā)了相關(guān)的故障模擬與時(shí)序分析工具。

VerilogHDL開(kāi)發(fā)流程如下圖：設(shè)計(jì)規(guī)范文本編輯功能仿真邏輯綜合布局布線(xiàn)時(shí)序仿真編程下載用QuartusII對(duì)三級(jí)濾波器進(jìn)行仿真，得出波形從波形中可以看出輸入X_in=100,ComReg0[0]=496000,ComReg1[0]=496000,ComReg2[0]=0,ComReg3[0]=0,y_out=0.2.輸入X_in為100,ComReg0[0]=4166400，ComReg1[0]=4166400，ComReg2[0]=496000,ComReg3[0]=0,y_out=0.3.輸入X_in為100,ComReg0[0]=14288000,ComReg1[0]=13792000,Co