脈沖與數(shù)字電路門(mén)電路

關(guān)于脈沖與數(shù)字電路門(mén)電路第1頁(yè)，共51頁(yè)，2023年，2月20日，星期五門(mén)電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們所講過(guò)的基本邏輯關(guān)系相對(duì)應(yīng)，門(mén)電路主要有：與門(mén)、或門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等。在數(shù)字電路中，一般用高電平代表1、低點(diǎn)平代表0，即所謂的正邏輯系統(tǒng)?！?.1概述第2頁(yè)，共51頁(yè)，2023年，2月20日，星期五10ViVoKVccR只要能判斷高低電平即可K開(kāi)------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替第3頁(yè)，共51頁(yè)，2023年，2月20日，星期五R1R2AF+VccuAtuFt+Vcc0.3V三極管的開(kāi)關(guān)特性：第4頁(yè)，共51頁(yè)，2023年，2月20日，星期五二極管與門(mén)FD1D2AB+12V設(shè)二極管的飽和壓降為0.3伏?！?.2分立元件門(mén)電路

第5頁(yè)，共51頁(yè)，2023年，2月20日，星期五二極管或門(mén)FD1D2AB-12V第6頁(yè)，共51頁(yè)，2023年，2月20日，星期五R1DR2AF+12V+3V三極管非門(mén)嵌位二極管（三極管的飽和壓降假設(shè)為0.3付）第7頁(yè)，共51頁(yè)，2023年，2月20日，星期五R1DR2F+12V+3V三極管非門(mén)D1D2AB+12V二極管與門(mén)與非門(mén)第8頁(yè)，共51頁(yè)，2023年，2月20日，星期五1.體積大、工作不可靠。2.需要不同電源。3.各種門(mén)的輸入、輸出電平不匹配。分立元件門(mén)電路的缺點(diǎn)第9頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.3.1TTL與非門(mén)的基本原理與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門(mén)電路等?！?.3TTL集成門(mén)電路第10頁(yè)，共51頁(yè)，2023年，2月20日，星期五TTL與非門(mén)的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第11頁(yè)，共51頁(yè)，2023年，2月20日，星期五1.任一輸入為低電平（0.3V）時(shí)“0”1V不足以讓T2、T5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第12頁(yè)，共51頁(yè)，2023年，2月20日，星期五+5VFR4R2R13kR5T3T4T1b1c1ABC1.任一輸入為低電平（0.3V）時(shí)“0”1Vuouo=5-uR2-ube3-ube43.4V高電平！第13頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.輸入全為高電平（3.4V）時(shí)“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第14頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.輸入全為高電平（3.4V）時(shí)+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V第15頁(yè)，共51頁(yè)，2023年，2月20日，星期五一、電壓傳輸特性2.3.2TTL與非門(mén)的特性和技術(shù)參數(shù)測(cè)試電路&+5Vuiu0第16頁(yè)，共51頁(yè)，2023年，2月20日，星期五u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平第17頁(yè)，共51頁(yè)，2023年，2月20日，星期五1.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認(rèn)為合格。

典型值UOH=3.4VUOL

0.3V。2.閾值電壓UTui<UT時(shí)，認(rèn)為ui是低電平。ui>UT時(shí)，認(rèn)為ui是高電平。UT=1.4V第18頁(yè)，共51頁(yè)，2023年，2月20日，星期五二、輸入、輸出負(fù)載特性&&？1.前后級(jí)之間電流的聯(lián)系第19頁(yè)，共51頁(yè)，2023年，2月20日，星期五R1T1+5V前級(jí)輸出為高電平時(shí)前級(jí)后級(jí)反偏前級(jí)流出電流IOH（拉電流）+5VR4R2R5T3T4第20頁(yè)，共51頁(yè)，2023年，2月20日，星期五前級(jí)輸出為低電平時(shí)R1T1+5V前級(jí)后級(jí)流入前級(jí)的電流IOL

約1.4mA(灌電流)+5VR2R13kT2R3T1T5b1c1第21頁(yè)，共51頁(yè)，2023年，2月20日，星期五灌電流的計(jì)算飽和第22頁(yè)，共51頁(yè)，2023年，2月20日，星期五關(guān)于電流的技術(shù)參數(shù)第23頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.扇出系數(shù)與門(mén)電路輸出驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)+5VR4R2R5T3T4T1前級(jí)T1T1IiH1IiH3IiH2IOH前級(jí)輸出為高電平時(shí)例如：第24頁(yè)，共51頁(yè)，2023年，2月20日，星期五+5VR2R13kT2R3T1T5b1c1前級(jí)IOLIiL1IiL2IiL3前級(jí)輸出為低電平時(shí)第25頁(yè)，共51頁(yè)，2023年，2月20日，星期五輸出低電平時(shí)，流入前級(jí)的電流（灌電流）：輸出高電平時(shí)，前級(jí)流出的電流（拉電流）：一般與非門(mén)的扇出系數(shù)為10。

由于IOL、IOH的限制，每個(gè)門(mén)電路輸出端所帶門(mén)電路的個(gè)數(shù)，稱(chēng)為扇出系數(shù)。第26頁(yè)，共51頁(yè)，2023年，2月20日，星期五3.輸入端通過(guò)電阻R接地的情況Rui輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第27頁(yè)，共51頁(yè)，2023年，2月20日，星期五R較小時(shí)R較小時(shí)，ui<UT

相當(dāng)輸入低電平，所以輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第28頁(yè)，共51頁(yè)，2023年，2月20日，星期五R增大RuiuiUT時(shí)，輸入變高，輸出變低電平。R臨界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第29頁(yè)，共51頁(yè)，2023年，2月20日，星期五1.懸空的輸入端相當(dāng)于接高電平。2.為了防止干擾，可將懸空的輸入端接高電平。說(shuō)明第30頁(yè)，共51頁(yè)，2023年，2月20日，星期五4.平均傳輸時(shí)間tuiotuoo50%50%tpd1tpd2平均傳輸時(shí)間第31頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.4.1集電極開(kāi)路的與非門(mén)（OC門(mén)）集電極懸空無(wú)T3,T4+5VFR2R13kT2R3T1T5b1c1ABCT3T4§2.4其它類(lèi)型的TTL門(mén)電路第32頁(yè)，共51頁(yè)，2023年，2月20日，星期五&符號(hào)！第33頁(yè)，共51頁(yè)，2023年，2月20日，星期五應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC第34頁(yè)，共51頁(yè)，2023年，2月20日，星期五1.OC門(mén)可以實(shí)現(xiàn)“線與”功能&&&UCCF1F2F3FF=F1F2F3RL輸出級(jí)UCCRLT5T5T5F第35頁(yè)，共51頁(yè)，2023年，2月20日，星期五F=F1F2F3?任一導(dǎo)通F=0UCCRLF1F2F3F第36頁(yè)，共51頁(yè)，2023年，2月20日，星期五全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F第37頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.負(fù)載電阻RL和電源UCC可以根據(jù)情況選擇&J+30V220VJ如RL用繼電器線圈（J）替代，可以實(shí)現(xiàn)對(duì)其它電路的控制。第38頁(yè)，共51頁(yè)，2023年，2月20日，星期五問(wèn)題1.如何確定上拉電阻RL?（RL(max)

RL(min)）參考：閻石《數(shù)字電子技術(shù)基礎(chǔ)》P802.一般的TTL與非門(mén)能否線與？參考：楊福生《電子技術(shù)》P320第39頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.4.2三態(tài)門(mén)E---控制端+5VFR4R2R1T2R5R3T3T4T1T5ABDE第40頁(yè)，共51頁(yè)，2023年，2月20日，星期五01截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE第41頁(yè)，共51頁(yè)，2023年，2月20日，星期五10導(dǎo)通截止截止高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5ABDE第42頁(yè)，共51頁(yè)，2023年，2月20日，星期五&ABF符號(hào)功能表低電平起作用第43頁(yè)，共51頁(yè)，2023年，2月20日，星期五&ABF符號(hào)功能表高電平起作用第44頁(yè)，共51頁(yè)，2023年，2月20日，星期五０１０三態(tài)門(mén)主要作為T(mén)TL電路與總線間的接口電路用途：E1、E2、E3輪流接入高電平，將不同數(shù)據(jù)（A、B、C）分時(shí)送至總線。E1E2E3公用總線ABC第45頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.5.1MOS反相器0UDSID負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”uiuoUCCRDS§2.5MOS門(mén)電路

第46頁(yè)，共51頁(yè)，2023年，2月20日，星期五uiuoUCCuiuoUCC實(shí)際結(jié)構(gòu)？等效結(jié)構(gòu)第47頁(yè)，共51頁(yè)，2023年，2月20日，星期五2.5.2CMOS反相器UCCST2DT1AFN