FPGA技術(shù)下多媒體平臺(tái)開發(fā)研究緒論,多媒體設(shè)計(jì)論文

FPGA技術(shù)下多媒體平臺(tái)開發(fā)研究緒論,多媒體設(shè)計(jì)論文本篇論文目錄導(dǎo)航：【題目】【第一章】FPGA技術(shù)下多媒體平臺(tái)開發(fā)研究緒論【第二章】【第三章】【4.14.2】【4.3-4.5】【第五章】【結(jié)論/以下為參考文獻(xiàn)】第1章緒論1.1研究的背景及意義當(dāng)今是一個(gè)信息爆炸的時(shí)代，多媒體這種承載信息的手段已然成為了社會(huì)的主流，然而信息的數(shù)量和更新速度遠(yuǎn)超過(guò)我們能夠完全掌控的范圍，隨著量的飛速增長(zhǎng)，實(shí)現(xiàn)多媒體的技術(shù)指標(biāo)就要相應(yīng)的進(jìn)化升級(jí)。快的驚人的進(jìn)化速率就催生了此類電子產(chǎn)品馬不停蹄的更新?lián)Q代，我們熟悉的電子產(chǎn)品像手機(jī)、電腦、影音設(shè)備等等幾乎每幾天就會(huì)冒出來(lái)幾種新的型號(hào)，在這些電子設(shè)備的更迭經(jīng)過(guò)中首先就造成了材料和資源的浪費(fèi)，其次電子產(chǎn)品硬件的重新制造成本相對(duì)較高周期也相對(duì)較長(zhǎng)。這個(gè)問題的產(chǎn)生就孕育了本課題所研究的FPGA技術(shù)，這種技術(shù)是在20世紀(jì)90年代開場(chǎng)，由于電子技術(shù)的進(jìn)步，十分是FPGA芯片的興起和工藝水平的提高愈加促進(jìn)了FPGA技術(shù)的發(fā)展[1,2,3].FPGA技術(shù)主要是基于大規(guī)模的可編程邏輯芯片，根據(jù)對(duì)功能的不同需求重新配置芯片中的邏輯構(gòu)造、電路構(gòu)造。這樣FPGA內(nèi)部的資源就能夠重復(fù)利用而實(shí)現(xiàn)不同的功能[4,5].此種開發(fā)形式把以往的軟件開發(fā)優(yōu)點(diǎn)同硬件的開發(fā)優(yōu)點(diǎn)結(jié)合到一起，縮短了開發(fā)的周期，增加了產(chǎn)品設(shè)計(jì)的靈敏性，同時(shí)FPGA強(qiáng)大的處理速度也為產(chǎn)品的性能提供了有利保障[6].在這里背景下，本文采用FPGA技術(shù)搭建多媒體平臺(tái)，對(duì)這種技術(shù)的架構(gòu)和使用方式方法做了研究并實(shí)現(xiàn)了相應(yīng)的多媒體功能，這對(duì)今后電子產(chǎn)品尤其是更新周期速度飛快產(chǎn)品的發(fā)展方式有著重大的意義，對(duì)材料和資源的浪費(fèi)問題也有著深遠(yuǎn)的影響。1.2多媒體技術(shù)的簡(jiǎn)介多媒體在電子時(shí)代的背景下，它就是一種信息的載體，所謂多媒體就是人們能夠通過(guò)這種載體全方位立體化的對(duì)信息進(jìn)行認(rèn)知。將其展開，主要包括聲音、文本、圖像等形式[7,8].多媒體技術(shù)則是一種集聲音、文本、圖像等信息處理技術(shù)為一體的綜合電子信息技術(shù)，并且具有實(shí)時(shí)性、交互性等特點(diǎn)。從總體上分，多媒體技術(shù)主要包括數(shù)據(jù)的壓縮和解壓縮技術(shù)、圖像信息處理、音頻數(shù)據(jù)處理、數(shù)據(jù)通訊和數(shù)據(jù)存儲(chǔ)這幾個(gè)方面[9,10].多媒體技術(shù)的發(fā)展也是不斷的在這些方面上進(jìn)行升級(jí)，再將這些技術(shù)進(jìn)行結(jié)合就出現(xiàn)了各種各樣的多媒體終端產(chǎn)品，當(dāng)前多媒體技術(shù)的發(fā)展主要有兩個(gè)方向，第一個(gè)就是多媒體的網(wǎng)絡(luò)化，三網(wǎng)融合的大潮將讓多媒體與網(wǎng)絡(luò)技術(shù)的結(jié)合有著很大前景；第二，就是多媒體終端的智能化、嵌入化、部件化，以此來(lái)適應(yīng)市場(chǎng)不斷更新的需求，提高多媒體的性能[11,12].1.3主流的多媒體實(shí)現(xiàn)技術(shù)電子市場(chǎng)上，當(dāng)前經(jīng)常會(huì)用到兩種多媒體系統(tǒng)的構(gòu)造方式，第一種是以微處理器例如單片機(jī)、ARM作為核心來(lái)實(shí)現(xiàn)對(duì)外設(shè)進(jìn)行控制，當(dāng)然這種技術(shù)已經(jīng)非常成熟，開發(fā)者在開發(fā)控制方面也相對(duì)得心應(yīng)手，假如再要實(shí)現(xiàn)突破，碰到的一個(gè)困難就是在數(shù)據(jù)處理的速度上，這一缺點(diǎn)固然在一些產(chǎn)品中是能夠被忽略的，但假如想要到達(dá)速度上的突破是一個(gè)物理器件的問題，由于軟件的順序執(zhí)行肯定同硬件上的并行操作會(huì)差很多，是比擬難以解決的問題[13].另一種是ASIC方案，專門設(shè)計(jì)一款硬件，針對(duì)專門的功能，做到專一功能上的種種優(yōu)化[14],這種方案在執(zhí)行速度和實(shí)現(xiàn)性能上肯定是沒的講，但對(duì)于更新速度飛快的電子產(chǎn)品而言，這種方案，從一塊專用集成電路的設(shè)計(jì)和驗(yàn)證到流片的經(jīng)過(guò)，無(wú)論在生產(chǎn)周期的長(zhǎng)度上還是在資金的花費(fèi)上都是可觀的。本文利用的方式方法是FPGA技術(shù)，也是嵌入式技術(shù)中的一種，利用SOPC技術(shù)實(shí)現(xiàn)可重新配置的功能[15,16],在器件性能和靈敏度方面得到了折中。FPGA中的硬件可重構(gòu)單元，能夠利用軟件進(jìn)行編寫，并能夠通過(guò)QuartusII軟件實(shí)如今線的調(diào)試，不用像ASIC那樣，流片之后才能測(cè)試性能。擁有靈敏性的同時(shí)FPGA又具有硬件的并行處理能力，所以在速度方面也有著一定的優(yōu)勢(shì)，圖1-1為FPGA技術(shù)的折中優(yōu)勢(shì)比照?qǐng)D。1.4基于FPGA的SOPC技術(shù)1.4.1SOPC系統(tǒng)的實(shí)現(xiàn)方式SOPC技術(shù)屬于EDA技術(shù)的一種，它結(jié)合PLD、SOC與FPGA等各自的優(yōu)點(diǎn)，使用電路設(shè)計(jì)軟件進(jìn)行設(shè)計(jì)，主要特點(diǎn)有：包含了至少一個(gè)嵌入式內(nèi)核的處理器；具有處理器調(diào)試的接口；豐富的可選IP核資源；片上有足夠數(shù)量的可編程邏輯資源；具有片內(nèi)高速小容量的RAM資源和微封裝性；具有FPGA編程接口；一般由單個(gè)芯片構(gòu)成且功耗很低[17,18,19].構(gòu)成SOPC系統(tǒng)的途徑主要有兩種方式方法：一種是基于IP硬核，一種是基于IP軟核。一般電信、航空、軍事等高端領(lǐng)域廣泛應(yīng)用IP硬核，但是其成本過(guò)高，無(wú)法進(jìn)行裁剪。基于IP軟核設(shè)計(jì)的SOPC嵌入式系統(tǒng)能夠真正實(shí)現(xiàn)可裁剪軟硬件設(shè)計(jì)，設(shè)計(jì)人員能夠針對(duì)不同應(yīng)用定制完全屬于自個(gè)嵌入式系統(tǒng)，該方式方法能夠應(yīng)用于多種系列的FPGA[20,21].因而，SOPC系統(tǒng)設(shè)計(jì)的基礎(chǔ)是IP核設(shè)計(jì)，主要設(shè)計(jì)手段是使用EDA工具輔以硬件描繪敘述語(yǔ)言完成系統(tǒng)功能的設(shè)計(jì)。本文中主要用到的開發(fā)軟件有下面幾種：QuartusII軟件、SOPCBuilder工具和NiosIIIDE軟件等。1.4.2SOPC系統(tǒng)開發(fā)設(shè)計(jì)流程N(yùn)iosII嵌入式處理器是Altera公司推出的一種第二代的32位的精簡(jiǎn)指令集處理器，它在SOPC系統(tǒng)中擔(dān)任大腦這一角色，所有的外設(shè)都是以它為核心，由它直接或間接的進(jìn)行控制。NiosII能夠根據(jù)需要選擇不同類型的處理器，能夠到達(dá)性能與面積的最優(yōu)化。NiosII系列的處理器共有3種不同類型的內(nèi)核[22,23],分別是快速型、經(jīng)濟(jì)型與標(biāo)準(zhǔn)型。這三種不同的內(nèi)核固然有不同性能，但都具有完全一樣的構(gòu)造和指令集。另外假如用戶需要對(duì)系統(tǒng)的內(nèi)核進(jìn)行調(diào)整，對(duì)設(shè)計(jì)好的軟件沒有任何影響。而開發(fā)NiosII處理器難度不大，它有一整套的開發(fā)軟件、編譯器和JTAG調(diào)試工具等開發(fā)套件。通過(guò)這個(gè)開發(fā)套件，它能夠?qū)PU軟核與FPGA芯片的功能集成，這樣就會(huì)使系統(tǒng)能夠在一塊芯片上完成所有的功能[24].基于NiosII軟核的設(shè)計(jì)流程如此圖1-2所示，采用該方式方法進(jìn)行開發(fā)時(shí)首先將軟、硬件模塊進(jìn)行劃分。電子設(shè)計(jì)中幾乎任何部分都能夠用硬件和軟件來(lái)實(shí)現(xiàn)，硬件主要是指邏輯門和托存器等，軟件主要是微處理器執(zhí)行的指令。劃分軟硬件的主要標(biāo)準(zhǔn)之一就是各種功能模塊在執(zhí)行任務(wù)時(shí)的快慢，對(duì)于皮秒級(jí)和納秒級(jí)的邏輯需要極快的速度運(yùn)行，這就要求我們用FPGA的主邏輯構(gòu)造也就是硬件的方式實(shí)現(xiàn)；微秒級(jí)的邏輯，我們既能夠用硬件可以以用軟件的方式實(shí)現(xiàn)，需要開發(fā)人員綜合考慮利弊；毫秒級(jí)邏輯一般是用來(lái)實(shí)現(xiàn)一些接口，這些工作就能夠用軟件來(lái)完成，由于與專用的硬件比起來(lái)，處理器的速度固然相對(duì)較慢，但卻能夠?qū)崿F(xiàn)非常復(fù)雜的功能，所以對(duì)于這些對(duì)速度要求不高的功能，我們選擇用軟件進(jìn)行實(shí)現(xiàn)。合理的完成軟硬件劃分后，接下來(lái)就能夠設(shè)計(jì)硬件系統(tǒng)與軟件應(yīng)用程序了，本文方式方法的優(yōu)點(diǎn)就在于，兩者能夠同時(shí)進(jìn)行，這使得開發(fā)周期大大縮短。假如有足夠的開發(fā)團(tuán)隊(duì)，在硬件系統(tǒng)設(shè)計(jì)環(huán)節(jié)開發(fā)人員能夠根據(jù)不同要求圍繞NiosII軟核進(jìn)行外設(shè)添加，編寫IP核等工作。軟件環(huán)節(jié)則利用硬件系統(tǒng)中生成的HAL庫(kù)進(jìn)行相應(yīng)的應(yīng)用和驅(qū)動(dòng)的編寫，通過(guò)總線對(duì)硬件進(jìn)行控制[25],軟件和硬件的互相匹配需要對(duì)兩者不斷的調(diào)試和優(yōu)化。最終系統(tǒng)的優(yōu)化和調(diào)試是在FPGA芯片上在線進(jìn)行，因而自始至終軟硬件是互相協(xié)調(diào)配合的。這就具體表現(xiàn)出了系統(tǒng)自上而下、由宏觀到微觀設(shè)計(jì)思想與設(shè)計(jì)理念。1.5本文主要研究?jī)?nèi)容本文主要研究的內(nèi)容為建立一個(gè)基于FPGA芯片的多媒體平臺(tái)，系統(tǒng)詳細(xì)要要實(shí)現(xiàn)的功能有圖像顯示采集、音樂播放、GPS信息采集顯示等。通過(guò)FPGA技術(shù)，這些功能能夠?qū)崿F(xiàn)靈敏的增減和協(xié)同工作。為了完成上述要求，主要的研究?jī)?nèi)容有：1.論文在FPGA芯片上利用軟硬件協(xié)同的設(shè)計(jì)方式方法完成了多媒體平臺(tái)的搭建。系統(tǒng)的硬件層結(jié)合了SOPC技術(shù)和FPGA硬體控制器，發(fā)揮了以NiosII軟核為核心的SOPC系統(tǒng)靈敏、可定制的優(yōu)勢(shì)和硬體控制器的速度優(yōu)勢(shì)。2.硬件層中主要牽涉到圖像采集和圖像顯示模塊的驅(qū)動(dòng)、SD卡的SPI控制器、四端口SDRAM緩存控制器、音頻解碼芯片驅(qū)動(dòng)模塊、色彩格式轉(zhuǎn)換模塊等的設(shè)計(jì)。這些設(shè)計(jì)結(jié)合了硬體控制器和IP復(fù)用技術(shù)并參加了第三方IP進(jìn)行了系統(tǒng)集成，最后完成硬件系統(tǒng)平臺(tái)設(shè)計(jì)。3.在軟件層中，第一，將移植的FATfs文件系統(tǒng)與SPI控制器結(jié)合