微機原理微型計算機概述

微機原理微型計算機概述第一頁，共四十四頁，2022年，8月28日2課程內(nèi)容

第一章微型計算機概述第二章8086/8088微處理器第三章8086/8088指令系統(tǒng)第四章匯編語言程序設(shè)計第五章存儲器系統(tǒng)第六章輸入輸出接口第七章中斷控制接口第八章定時與計數(shù)器第九章并行接口電路第二頁，共四十四頁，2022年，8月28日3微型計算機技術(shù)及應(yīng)用戴梅萼編著清華大學(xué)出版社教輔：第三頁，共四十四頁，2022年，8月28日4第一章微型計算機概述第四頁，共四十四頁，2022年，8月28日51.1微機發(fā)展概述第一代第二代第三代第四代第五頁，共四十四頁，2022年，8月28日6世界上第一臺計算機ENIAC第六頁，共四十四頁，2022年，8月28日第七頁，共四十四頁，2022年，8月28日8微處理器已經(jīng)歷30多年的發(fā)展歷程，頭20年是Intel時代。每隔7、8年，處理器位數(shù)就會有一個較大的飛躍。如1971年第一片4位微處理器4004，1978年16位處理器8086，1985年32位處理器80386。

計算機的發(fā)展核心部件為CPU，因此本小節(jié)主要以CPU的發(fā)展情況來分析微機的發(fā)展過程，以Intel公司的CPU為主線。第八頁，共四十四頁，2022年，8月28日9時間系列DB(內(nèi)/外)AB內(nèi)存?zhèn)渥?978808616/16201MBIBM用其制造PC機1979808816/8201MBIBM用其制造PC機19828028616/162416MBMMU，Cache結(jié)構(gòu)19858038632/32324GB內(nèi)存分頁,模擬多個8086同時工作198980486RISC技術(shù)，Cache結(jié)構(gòu)，5級流水線1993Pentium2路超標(biāo)量結(jié)構(gòu),8級流水線第九頁，共四十四頁，2022年，8月28日10時間系列特點1996Pentiumpro(高能奔騰)片內(nèi)封裝了與原CPU同頻運行的256KB或512KB二級緩存,支持動態(tài)預(yù)測執(zhí)行1997PentiumMMx(多能奔騰)一級緩存32KB,增加MMX(多媒體擴展指令)1997PIIPentiumpro的改進,鎖定CPU的倍頻數(shù)1999PIIICPU序列號,支持SSE(單一指令多數(shù)據(jù)流擴展),大大加強在三維圖像和浮點運算方面的能力2000P4更先進的動態(tài)執(zhí)行順序，更高的分支預(yù)測準(zhǔn)確性第十頁，共四十四頁，2022年，8月28日118088CPU4004第十一頁，共四十四頁，2022年，8月28日128088CPUCore–i7Core2第十二頁，共四十四頁，2022年，8月28日1.2

信息在計算機的表示

各種進位計數(shù)制的表示和相互之間的轉(zhuǎn)換

數(shù)值信息的表示13第十三頁，共四十四頁，2022年，8月28日141.3微機的工作過程1.3.1

微機的基本結(jié)構(gòu)

微計算機系統(tǒng)的層次微處理器(Microprocessor)微型計算機(Microcomputer)微計算機系統(tǒng)(Microcomputersystem)第十四頁，共四十四頁，2022年，8月28日15算術(shù)邏輯單元寄存器陣列控制器電路數(shù)據(jù)總線地址總線控制總線只讀存儲器隨機訪問存儲器串行輸入輸出接口并行輸入輸出接口外存儲器接口顯示器接口等鍵盤、鼠標(biāo)顯示器、打印機軟磁盤驅(qū)動器硬磁盤驅(qū)動器光盤驅(qū)動器等等微處理器系統(tǒng)總線內(nèi)存儲器外圍接口電路系統(tǒng)軟件應(yīng)用軟件軟件外圍設(shè)備微型計算機系統(tǒng)微型計算機微處理器，微計算機，微計算機系統(tǒng)三者關(guān)系第十五頁，共四十四頁，2022年，8月28日16運算器控制器存儲器輸入輸出中央處理器俗稱:CPU主機計算機硬件I/O設(shè)備馮·諾依曼計算機的5個組成部分第十六頁，共四十四頁，2022年，8月28日17存儲器輸入設(shè)備運算器控制器輸出設(shè)備鍵盤、掃描儀等存放程序、數(shù)據(jù)、結(jié)果運行程序,輸出結(jié)果顯示器、打印機等CPU第十七頁，共四十四頁，2022年，8月28日18微型計算機采用總線結(jié)構(gòu)總線：連接多個功能部件或多個裝置的一組公共信號線。內(nèi)部總線：CPU內(nèi)部各功能部件和各寄存器的連線。外部總線：又稱系統(tǒng)總線，即連接CPU、存儲器和I/O接口的總線。一個部件只要符合總線標(biāo)準(zhǔn)，就可以連接到采用這種總線標(biāo)準(zhǔn)的系統(tǒng)中。微型機中目前主要采用的總線有：PC總線、ISA總線、PCI總線等。雖然總線的標(biāo)準(zhǔn)不同，但都包括三類總線：地址總線（AB）、數(shù)據(jù)總線（DB）、控制總線（CB）。第十八頁，共四十四頁，2022年，8月28日地址總線（AddressBus）用來傳送地址的信號線地址總線的根數(shù)(位數(shù))決定了CPU可以直接尋址的內(nèi)存范圍。地址總線的信號總是從CPU送出，所以地址總線是單向的。地址總線上的信號除了高低電平外，還可以處于高阻（浮空）狀態(tài)，稱為單向、三態(tài)總線。第十九頁，共四十四頁，2022年，8月28日20有兩根地址線，每一根地址線都可以有0,1兩種狀態(tài)，兩根地址線共有2011011000這四種狀態(tài)，即可尋址4個空間，4個字節(jié)。20地址線A0為0電平，存儲單元1有效；地址線A0為1電平，存儲單元2有效。一根地址線可以控制兩個存儲單元。第二十頁，共四十四頁，2022年，8月28日21同樣，3根地址線共有8種狀態(tài)，為：0000010100111001011101114根地址線共有16種狀態(tài)，為：0000000100100011010001010110011110001001101010111100110111101111地址線的根數(shù)(位數(shù))n與CPU可直接尋址范圍的大小之間的關(guān)系為：內(nèi)存范圍＝2n第二十一頁，共四十四頁，2022年，8月28日A0A1存儲單元000110111有效2有效3有效4有效2-4譯碼器兩根地址線最多可控制4個存儲單元.第二十二頁，共四十四頁，2022年，8月28日23輸入輸出S1S2S3D1D2D3D4D5D6D7D80000111111100110111111010110111110111110111110011110111101111110111101111110111111111110一組輸入對應(yīng)著唯一的一根輸出線有效。第二十三頁，共四十四頁，2022年，8月28日3根地址線用3-8譯碼器進行尋址，共尋址8個單元4根地址線用4-16譯碼器進行尋址，共尋址16個單元n根地址線最多可尋址2n個單元如果一個微機的CPU有16根地址引出線，那么這個微機最多能有多大容量的存儲器？64KB第二十四頁，共四十四頁，2022年，8月28日25數(shù)據(jù)總線（DataBus）用來傳送指令代碼和數(shù)據(jù)的信號線，即傳送的是內(nèi)存中存儲的內(nèi)容，數(shù)據(jù)總線的位數(shù)決定CPU一次可以傳輸或處理多少字節(jié)的數(shù)據(jù)，這個指標(biāo)也稱數(shù)據(jù)總線的寬度。8086為16位微處理器，即數(shù)據(jù)總線可允許16位二進制數(shù)據(jù)一次通過，進行運算存儲處理。8088的內(nèi)部為16位數(shù)據(jù)總線，外部為8位數(shù)據(jù)總線。目前的主流微機為32位數(shù)據(jù)總線。第二十五頁，共四十四頁，2022年，8月28日26數(shù)據(jù)總線是雙向的,既可以由CPU向存儲器和外設(shè)送出，又可以接收存儲器和外設(shè)的數(shù)據(jù)。同時，數(shù)據(jù)總線也存在高阻（浮空）的狀態(tài),為雙向三態(tài)總線。第二十六頁，共四十四頁，2022年，8月28日27控制總線（ControlBus）用來傳送控制信號。根據(jù)微處理器的不同或連接的芯片、設(shè)備的不同，要求的具體控制信號的時序、狀態(tài)也不同，要根據(jù)實際的需要進行連接、設(shè)置?？刂菩盘柧€，根據(jù)使用條件不同，有單向、雙向、三態(tài)或非三態(tài)信號線。第二十七頁，共四十四頁，2022年，8月28日內(nèi)存讀寫時地址、數(shù)據(jù)、控制總線如何配合？b0為1或01)

地址線控制數(shù)據(jù)線導(dǎo)通2)

寫入數(shù)據(jù)時，寫入控制有效，數(shù)據(jù)線上的位信息（0或1）進入存儲器。3)

讀出數(shù)據(jù)時，讀出控制有效，存儲器上的位信息（0或1）流向數(shù)據(jù)線。readwrite第二十八頁，共四十四頁，2022年，8月28日對內(nèi)存一個字節(jié)的操作：數(shù)據(jù)總線和控制總線是公用的，每個字節(jié)的地址信號應(yīng)不同，即同一時刻只有一根地址線有效。第二十九頁，共四十四頁，2022年，8月28日地址線1為0電平，地址線2為1電平，第一個存儲器的存儲單元中的數(shù)據(jù)與數(shù)據(jù)線相連，在控制信號的作用下進行操作。地址線1為1電平，地址線2為0電平，第二個存儲器的存儲單元中的數(shù)據(jù)與數(shù)據(jù)線相連，在控制信號的作用下進行操作。第三十頁，共四十四頁，2022年，8月28日地址線1為1電平，地址線2為1電平，兩個存儲器的存儲單元中的數(shù)據(jù)與數(shù)據(jù)線都不相連。地址線1為0電平，地址線2為0電平，兩個存儲器的存儲單元中的數(shù)據(jù)都與數(shù)據(jù)線相連，造成數(shù)據(jù)總線混亂，不能進行正確操作。由此可見，在任何時候，最多只能有一個地址線信號為0第三十一頁，共四十四頁，2022年，8月28日32微處理器（CPU）存儲器輸入/輸出接口電路外圍設(shè)備控制總線數(shù)據(jù)總線地址總線微型機的基本結(jié)構(gòu)第三十二頁，共四十四頁，2022年，8月28日CPU插座內(nèi)存條插座

軟驅(qū)、硬盤IDE連接器電源連接器PCI總線插槽華碩P4T主板實物照片

芯片組

I/O端口第三十三頁，共四十四頁，2022年，8月28日341.3.2

微機工作過程程序存儲：將編寫好的程序放入計算機的內(nèi)存，程序中的每條指令是按順序存放的。程序控制執(zhí)行：控制器從存儲器中一條一條地取出指令、分析指令、根據(jù)不同的指令向各部件發(fā)出完成該指令的控制信號，執(zhí)行相應(yīng)功能。程序在計算機是以指令的形式存儲的，指令是計算機可以識別的命令，是一系列的二進制代碼。以8位微機為例進行說明第三十四頁，共四十四頁，2022年，8月28日35微機的內(nèi)部結(jié)構(gòu)與基本功能典型8位微處理器結(jié)構(gòu)用來完成算術(shù)和邏輯運算特殊的寄存器,有很多指令與其有關(guān)指示運算結(jié)果的狀態(tài)存放下一條指令的地址CPU中的存儲單元,16位第三十五頁，共四十四頁，2022年，8月28日36欲完成的任務(wù)：將整數(shù)10和20相加，將結(jié)果放入內(nèi)存地址為30H的單元中。分析：在計算機中，兩個數(shù)不能直接相加，首先應(yīng)將一個整數(shù)10放入累加器AL中，再使AL與另一個整數(shù)20相加，結(jié)果就在AL中，然后將AL中的內(nèi)容放到指定的內(nèi)存單元中。第三十六頁，共四十四頁，2022年，8月28日37內(nèi)存中相應(yīng)的機器碼如下：將一個數(shù)10放入AL中地址內(nèi)容20H0111010021H0000101022H0011010023H0001010024H0101001125H0011000026H01000011…………30HAL中的數(shù)加上20將AL中的數(shù)放入30H單元停止操作操作碼：將一個數(shù)放入AL中操作數(shù)：即將放入AL中數(shù)值有一字節(jié)、兩字節(jié)和多字節(jié)指令第三十七頁，共四十四頁，2022年，8月28日38將一個數(shù)10放入AL中地址內(nèi)容20H0111010021H0000101022H0011010023H0001010024H0101001125H0011000026H01000011…………30HAL中的數(shù)加上20將AL中的數(shù)放入30H單元停止操作匯編語言MOVAL,10ADDAL,20MOV[30H],ALHLT00011110運行后的結(jié)果匯編語言與機器一一語言對應(yīng)。第三十八頁，共四十四頁，2022年，8月28日39程序計數(shù)器,自動加11234地址5678數(shù)據(jù)取指階段示意第三十九頁，共四十四頁，2022年，8月28日40程序計數(shù)器,自動加11234地址567數(shù)據(jù)執(zhí)指階段示意完成一個指令周期第四十頁，共四十四頁，2022年，8月28日411.4

微機系統(tǒng)的應(yīng)用1.

主要性能指標(biāo)微機系統(tǒng)的主要性能指標(biāo)包括以下各方面。第四十一頁，共四十四頁，2022年，8月28日字長字長是指CPU的數(shù)據(jù)總線一次能同時處理數(shù)據(jù)的二進制位數(shù)，也就是數(shù)據(jù)總線的寬度。字長標(biāo)志著計算機的計算精度。字長越長，計算出結(jié)果的有效位數(shù)就越多，精度就越高。8086、80286的字長為16位。