薄膜氣相淀積工藝

薄膜氣相淀積工藝第一頁，共五十六頁，2022年，8月28日2第二頁，共五十六頁，2022年，8月28日3半導體薄膜：Si，GaAs介質薄膜:SiO2,BPSG,Si3N4,金屬薄膜:Al,Cu在集成電路制備中，許多材料由淀積工藝形成第三頁，共五十六頁，2022年，8月28日4SiliconsubstrateOxide寬長厚與襯底相比薄膜非常薄Figure11.4薄膜是指一種在襯底上生長的薄固體物質。如果一種固體物質具有三維尺寸，那么薄膜是指一維尺寸遠遠小于兩外兩維上的尺寸。第四頁，共五十六頁，2022年，8月28日5對薄膜的要求Desiredcomposition,lowcontaminates,goodelectricalandmechanicalproperties.組分正確，沾污少，電和機械性能好

Uniformthicknessacrosswafer,andwafer-to-wafer.

每一硅片和硅片之間均勻性好3.Goodstepcoverage(“conformalcoverage”).

臺階覆蓋性好4.Goodfillingofspaces.填充性好5.Planarizedfilms.平整性好

第五頁，共五十六頁，2022年，8月28日6StepCoverageIssues:第六頁，共五十六頁，2022年，8月28日7FillingIssues:第七頁，共五十六頁，2022年，8月28日8Examplesorproblemsinactualstructures.a)stepcoverageinsputterdepositionofAl.b).voidsinCVDoxide第八頁，共五十六頁，2022年，8月28日9可以用深寬比來描述一個小間隙（如槽或孔）深寬比定義為間隙的深度和寬度的比值高深寬比間隙難淀積均勻厚度的膜。隨著集成電路特征尺寸的不斷減小，對于高深寬比間隙的均勻、無空洞的填充淀積工藝顯得至關重要。第九頁，共五十六頁，2022年，8月28日10TwomaintypesofdepositionmethodshavebeendevelopedandareusedinCMOStechnology:兩種主要的淀積方式?ChemicalVaporDeposition(CVD)-APCVD,LPCVD,PECVD,HDPCVD?PhysicalVaporDeposition(PVD)-evaporation,sputterdeposition化學氣相淀積物理氣相淀積區(qū)別在于：反應物的來源是否經過化學變化。第十頁，共五十六頁，2022年，8月28日11第十一頁，共五十六頁，2022年，8月28日12化學氣相沉積是利用氣態(tài)化合物或化合物的混合物在基體受熱面上發(fā)生化學反應，從而在基體表面上生成不揮發(fā)的涂層。化學氣相沉積(CVD)3個要點：1. 產生化學變化；2. 膜中所有的材料物質都源于外部的源；化學氣相淀積工藝中的反應物必須以氣相形式參加反應。第十二頁，共五十六頁，2022年，8月28日13CVD工藝優(yōu)點（1）CVD成膜溫度遠低于體材料的熔點。因此減輕了襯底片的熱形變，抑制了缺陷生成;設備簡單，重復性好；（2）薄膜的成分精確可控、配比范圍大；（3）淀積速率一般高于PVD（物理氣相淀積，如蒸發(fā)、濺射等），效率高；厚度范圍廣，由幾百埃至數(shù)毫米，可以實現(xiàn)厚膜淀積，且能大量生產；（4）淀積膜結構完整、致密，良好的臺階覆蓋能力，且與襯底粘附性好。（5）CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等缺點是淀積過程容易對薄膜表面形成污染、對環(huán)境的污染等第十三頁，共五十六頁，2022年，8月28日14CVD過程第十四頁，共五十六頁，2022年，8月28日15(1)常壓化學氣相淀積（APCVD）；(2)低壓化學氣相淀積（LPCVD）；(3)等離子體輔助CVD等離子體增強化學氣相淀積（PECVD）高密度等離子體化學氣相淀積（HDPCVD）另外還有次常壓化學氣相淀積SAPCVD（subatmospherepressureCVD）等。

常用的CVD技術有：第十五頁，共五十六頁，2022年，8月28日161.常壓化學氣相淀積

(NPCVDNormal

Pressure

CVD)

(APCVDAtmospherePressure)

常壓化學氣相淀積(APCVD/NPCVD)是指在大氣壓下進行的一種化學氣相淀積的方法，這是化學氣相淀積最初所采用的方法。第十六頁，共五十六頁，2022年，8月28日17APCVD系統(tǒng)示意圖4第十七頁，共五十六頁，2022年，8月28日18APCVD的缺點：

1.硅片水平放置，量產受限，易污染。

2.反應速度受多種因素影響，反應室尺寸、氣體流速、硅片位置等都會影響速度。

3．均勻性不太好，所以APCVD一般用在厚的介質淀積。APCVD系統(tǒng)的優(yōu)點:具有高沉積速率，可達6000～10000埃/min通常在集成電路制程中。APCVD只應用于生長保護鈍化層。第十八頁，共五十六頁，2022年，8月28日192.低壓化學汽相淀積(LPCVD)

隨著半導體工藝特征尺寸的減小，對薄膜的均勻性要求及膜厚的誤差要求不斷提高，出現(xiàn)了低壓化學氣相淀積(LPCVD)。低壓化學氣相淀積是指系統(tǒng)工作在較低的壓強下(一般在100Pa以下)的一種化學氣相淀積的方法。LPCVD技術不僅用于制備硅外延層，還廣泛用于各種無定形鈍化膜及多晶硅薄膜的淀積，是一種重要的薄膜淀積技術。第十九頁，共五十六頁，2022年，8月28日20第二十頁，共五十六頁，2022年，8月28日21在這個系統(tǒng)中沉積室(depositionchamber)是由石英管(quartztube)所構成，而芯片則是豎立于一個特制的固定架上，可以擴大裝片量。在LPCVD系統(tǒng)中須要安裝一個抽真空系統(tǒng)，使沉積室內保持在所設定的低壓狀況，并且使用壓力計來監(jiān)控制程壓力第二十一頁，共五十六頁，2022年，8月28日22LPCVD系統(tǒng)的優(yōu)點：具有優(yōu)異的薄膜均勻度，以及較佳的階梯覆蓋能力，并且可以沉積大面積的芯片；LPCVD的缺點：沉積速率較低，而且經常使用具有毒性、腐蝕性、可燃性的氣體。由于LPCVD所沉積的薄膜具有較優(yōu)良的性質，因此在集成電路制程中LPCVD是用以成長單晶薄膜及其對品質要求較高的薄膜。

第二十二頁，共五十六頁，2022年，8月28日23

APCVD生長速率快，但成膜均勻性不好，容易產生影響薄膜質量的微粒，基本不應用于集成電路制造。LPCVD反應系統(tǒng)一般要求溫度在650℃以上，不能應用到后段。

后段工藝中薄膜生長的反應溫度較低，需引入額外的非熱能能量或降低反應所需激活能以得到足夠反應能量。第二十三頁，共五十六頁，2022年，8月28日24前者代表是PECVD和HDPCVD，等離子體提供的能量大大降低反應所需熱能，從而降低反應溫度到400℃以下；后者代表是采用TEOS與O3反應系統(tǒng)的SACVD，由于O3在較低溫度下就可以提供氧自由基，反應所需激活能小于TEOS與O2系統(tǒng)，因此較低溫度下也可以提供足夠的淀積速率。第二十四頁，共五十六頁，2022年，8月28日25

等離子體增強化學氣相淀積(PECVD)是指采用高頻等離子體驅動的一種氣相淀積技術，是一種射頻輝光放電的物理過程和化學反應相結合的技術。該氣相淀積的方法可以在非常低的襯底溫度下淀積薄膜，例如在鋁(AL)上淀積Si02。工藝上PECVD主要用于淀積絕緣層。3.等離子體增強化學氣相淀積

PCVD或PECVD：Plasma-enhancedCVD第二十五頁，共五十六頁，2022年，8月28日26PECVD是在低壓氣體上施加一個高頻電場，使氣體電離，產生等離子體。等離子體中的電子和離子，在電場作用下，不斷旋轉和運動，獲得能量而被加速。這些高能粒子與反應氣體分子、原子不斷發(fā)生碰撞，使反應氣體電離或被激活成性質活潑的活性基團。高化學活性的反應物可使成膜反應在較低溫度下進行。第二十六頁，共五十六頁，2022年，8月28日27熱板式PECVD反應器的結構示意圖第二十七頁，共五十六頁，2022年，8月28日28PECVD的沉積原理與一般的CVD之間并沒有太大的差異。等離子體中的反應物是化學活性較高的離子或自由基，而且襯底表面受到離子的撞擊也會使得化學活性提高。這兩項因素都可促進基板表面的化學反應速率，因PECVD在較低的溫度即可沉積薄膜。在集成電路制程中，PECVD通常是用來沉積SiO2與Si3N4等介電質薄膜。PECVD的主要優(yōu)點是具有較低的沉積溫度下達到高的沉積速率第二十八頁，共五十六頁，2022年，8月28日291. 更低的工藝溫度

(250–450℃)；2. 對高的深寬比間隙有好的填充能力

(用高密度等離子體)；3. 淀積的膜對硅片有優(yōu)良的黏附能力；4. 高的淀積速率；5. 少的針孔和空洞，因為有高的膜密度；6. 工藝溫度低，因而應用范圍廣。

CVD過程中使用等離子體的好處第二十九頁，共五十六頁，2022年，8月28日30各種類型CVD反應器及其主要特點第三十頁，共五十六頁，2022年，8月28日31典型物質淀積簡介SiO2生長：低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右一、二氧化硅（SiO2）薄膜第三十一頁，共五十六頁，2022年，8月28日321.SiO2的用途非摻雜SiO2:用于離子注入或擴散的掩蔽膜，多層金屬化層之間的絕緣，場區(qū)氧化層摻雜SiO2:用于器件鈍化，磷硅玻璃回流，將摻磷、硼或砷的氧化物用作擴散源第三十二頁，共五十六頁，2022年，8月28日332.淀積SiO2的方法:硅烷法和TEOS法A.硅烷和氧反應低壓化學氣相淀積(LPCVD)：＜500℃SiH4+O2SiO2+2H24PH3+5O22P2O5+6H2（鈍化層sio2）

400℃400℃第三十三頁，共五十六頁，2022年，8月28日34TEOS是正硅酸乙脂。分子式為Si(C2H5O)4，室溫下是一種液體。可以直接分解生成SiO2層。650～750℃Si(OC2H5)4

SiO2+4C2H4+2H2用TEOS分解法具有溫度低，均勻性好，臺階覆蓋優(yōu)良、膜質量好等優(yōu)點另一種是通過TEOS與O2/O3反應，來得到SiO2。Si(OC2H5)4+O2→SiO2+副產物，產物平整度很好，但反應溫度一般大于600℃。第三十四頁，共五十六頁，2022年，8月28日35臭氧（O3）包含三個氧原子，比氧氣有更強的反應活性，因此，這步工藝可以不用等離子體，在低溫下（如400℃）進行，因為不需要等離子體，O3就能使TEOS分解，因此反應可以在常壓（APCVD,760托）或者亞常壓(SAPCVD，600托)下。所以用O3代替O2與TEOS反應可以大大降低反應溫度。通過降低反應所需激活能以得到足夠反應能量。因此用在集成電路制造后段工藝中。優(yōu)點：對于高的深寬比槽有良好的覆蓋填充能力。

缺點：SiO2膜多孔，因而通常需要回流來去掉潮氣并增加膜密度。用TEOS－O3淀積SiO2第三十五頁，共五十六頁，2022年，8月28日36APCVDTEOS-O3改善后的臺階覆蓋第三十六頁，共五十六頁，2022年，8月28日37第三十七頁，共五十六頁，2022年，8月28日38二、氮化硅薄膜1.氮化硅薄膜在集成電路中的主要應用,有三個方面:(1)用作為硅選擇氧化和等平面氧化的氧化掩膜；(2)鈍化膜；(3)電容介質。氮化硅的化學汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積第三十八頁，共五十六頁，2022年，8月28日392.低壓化學氣相淀積氮化硅薄膜A、氮化硅的低壓淀積方程式：氮化硅的低壓化學氣相淀積主要通過硅烷、二氯二氫硅與氨在700-8000C溫度范圍內反應生成。主要反應式如下LPCVD3SiH2Cl2+7NH3Si3N4+3NH4CL+3HCl+6H2

PECVD3SiH4+4NH3Si3N4+12H2

第三十九頁，共五十六頁，2022年，8月28日403.等離子體增強化學氣相淀積氮化硅薄膜A、等離子淀積優(yōu)點及方程式：等離子增強CVD的突出優(yōu)點是淀積溫度低，最常用的溫度是300－3500C。等離子體增強化學氣相淀積氮化硅，常由SiH4與氨或SiH4與氮在氬等離子氣氛下反應，其反應式如下：

SiH4+NH3→SiNH+3H2

２SiH4+N2→2SiNH+3H2

第四十頁，共五十六頁，2022年，8月28日41用LPCVD和PECVD氮化硅的性質第四十一頁，共五十六頁，2022年，8月28日42高密度等離子體淀積腔Photo11.4

第四十二頁，共五十六頁，2022年，8月28日43

多晶硅的化學汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術可以實現(xiàn)源漏區(qū)自對準離子注入，使MOS集成電路的集成度得到很大提高。三.多晶硅薄膜第四十三頁，共五十六頁，2022年，8月28日44

淀積多晶硅淀積多晶硅一般采用化學汽相淀積（LPCVD）的方法。利用化學反應在硅片上生長多晶硅薄膜。適當控制壓力、溫度并引入反應的蒸汽，經過足夠長的時間，便可在硅表面淀積一層高純度的多晶硅。

第四十四頁，共五十六頁，2022年，8月28日45四、硅化鎢金屬電極引線，大多用PVD方法來形成，但是這種方法形成的金屬薄膜階梯覆蓋能力不好。因此除了金屬鋁以外，其他金屬的淀積全部用CVD法第四十五頁，共五十六頁，2022年，8月28日461.硅化鎢硅化鎢熔點高，穩(wěn)定性好，電阻率低，在集成電路中應用十分廣泛主要應用在改善金屬鋁與硅之間的歐姆接觸，以及MOS器件柵極部分的金屬層2WF6+7SiH42WSix＋3SiF4+14H2Wsix其X值大約在2.6～2.8，此時電阻率較高，約700～900歐.厘米。為降低電阻率，需要經過退火處理。第四十六頁，共五十六頁，2022年，8月28日472.金屬鎢LPCVD淀積的鎢，作為上下金屬層間的連接物，稱為“插塞鎢”反應一是硅將WF6內的鎢還原出來，稱為硅還原反應二稱為氫還原反應反應三稱為硅烷還原反應如果是金屬層和硅之間的接觸，可利用反應一進行，如果不是則利用反應二。反應三是在整個表面進行鎢的淀積，又稱“覆蓋式鎢淀積”第四十七頁，共五十六頁，2022年，8月28日48PSG(PhosphosilicateGlass,磷硅玻璃),BPSG(BorophosphosilicateGlass,硼磷硅玻璃),FSG(FluorinatedSilicateGlass,氟硅玻璃)等二氧化硅原有的有序網絡結構，由于硼磷雜質（B2O3，P2O5）的加入而變得疏松，在高溫條件下某種程度上具有像液體一樣的流動能力（Reflow）。因此BPSG薄膜具有卓越的填孔能力，并且能夠提高整個硅片表面的平坦化，從而為光刻及后道工藝提供更大的工藝范圍。

五、硅玻璃第四十八頁，共五十六頁，2022年，8月28日49PSG回流后平坦化的表面回流后PSG回流前PSG金屬或多晶硅Figure11.14第四十九頁，共五十六頁，2022年，8月28日50在磷硅玻璃中，磷以P2O5的形式存在，磷硅玻璃由P2O5和SiO2的混合物共同組成；PSG膜具有吸收和阻擋鈉離子向硅襯底擴散的能力，大大改善了器件的穩(wěn)定性。因此在集成電路中用作鈍化膜。其不足之處是磷濃度較高時有吸潮特性，對于要永久黏附在硅片表面的磷硅玻璃來說,P2O5含量（重量比）不超過4％;濃度太低則不易達到流動和平緩臺階的作用因此，用BPSG來代替PSG。硼的作用：降低回流溫度，回流溫度隨硼含量的增加而降低；（磷：阻擋鈉離子的作用）一般在BPSG中，硼和磷的含量各占4％，回流溫度800～950℃，比PSG降低300℃第五十頁，共五十六頁，2022年，8月28日51SiH4+O2SiO2+2H24POCL3+3O2