第二章單片機結構

第2章MCS-51單片機的硬件結構和原理

2.1MCS-51單片機的基本結構

2.2CPU2.3MCS-51單片機的引腳2.4單片機的復位、時鐘與時序2.5MCS-51單片機的存儲器結構

2.6并行I/O口

知識點1）

理解MCS-51單片機內(nèi)部硬件運行機制2）掌握特殊功能寄存器的定義及對應的硬件關系3）掌握機器周期的概念4）熟練掌握存儲器的架構及特點學習目標

地址/數(shù)據(jù)總線端口I/O線振蕩與定時電路4KB內(nèi)部程

序存儲器128B21SFRRAM2個16位定時器/計數(shù)器CPU存貯器擴展控制并行端口串行端口外部中斷信號控制信號串行輸入串行輸出時鐘源計數(shù)信號內(nèi)部總線2.1MCS-51單片機的結構2.1.1MCS-51單片機的結構

單片機是在一塊超大規(guī)模集成電路芯片上，集成了CPU、存儲器(RAM、ROM)、定時器/計數(shù)器、中斷控制、輸入/輸出接口、系統(tǒng)時鐘和系統(tǒng)總線等電路的微型計算機。89C51=(8位)CPU+4KBROM+128BRAM+(2×16)T/C+(4×8)I/O+1個UART+5個INTINTELMCS-51系列單片機一覽表2.1.2MCS-51單片機的內(nèi)部結構

2.1MCS-51單片機的結構子序列片內(nèi)ROM形式片內(nèi)ROM容量片內(nèi)RAM容量IO特性中斷源無ROM計數(shù)器并行口串行口INTEL8031√

0128B24×815INTEL80C51

√4K128B24×815ATMEL89C51

√4K128B24×815SiliconLabsC8051F310

√16K1280B42911451單片機主要內(nèi)部資源的學習安排

中央處理器CPU——第2章程序存儲器ROM——第2章數(shù)據(jù)存儲器RAM——第2章并行I/O口——第2、5、7章中斷INT——第6章定時器/計數(shù)器T/C——第8章全雙工串行口UART——第9章2.1MCS-51單片機的結構2.1MCS-51單片機結構2.2CPU

2.3MCS-51的引腳2.4單片機的復位、時鐘與時序2.5MCS-51單片機的存儲器結構2.6并行I/O口CPU=控制器

+運算器2.2CPU（CentralProcessingUnit）控制器的用途：統(tǒng)一指揮和控制各單元協(xié)調(diào)工作控制器的任務：從ROM中取出指令→譯碼→執(zhí)行指令控制器的組成：程序計數(shù)器PC、數(shù)據(jù)指針寄存器DPTR、…2.2CPU（CentralProcessingUnit）運算器的用途：對數(shù)據(jù)進行算術運算和邏輯操作運算器的任務：計算緩沖器內(nèi)容→暫存→修改運行標志運算器的組成：算術邏輯單元ALU、累加器ACC、程序狀態(tài)字寄存器PSW、B寄存器、暫存器1、暫存器2…2.2CPU（CentralProcessingUnit）2.2CPU（CentralProcessingUnit）2.2.1運算器

算術邏輯部件ALU（ArithmeticLogicUnit）累加器ACC

B寄存器程序狀態(tài)字寄存器PSW（ProgramStatusWord）暫存寄存器…..一、算術邏輯部件ALU

組成：加法器和其他電路組成主要功能：算術運算和邏輯運算2.2CPU（CentralProcessingUnit）二、累加器（ACCUMULATER——A）具有8位字長是利用率最高的寄存器具有可被指令修改功能——存放操作數(shù)或中間運算結果的寄存器2.2CPU（CentralProcessingUnit）三、寄存器B

一般用于乘、除法指令運算前：乘數(shù)/除數(shù)運算后：乘積的高位字節(jié)/商的余數(shù)四、程序狀態(tài)字寄存器（ProgramStateWord——PSW）

具有8位字長各位都具有特殊含義狀態(tài)信息通常自動形成，

但也可用指令修改——存放程序運行過程中的各種狀態(tài)信息的寄存器2.2CPU（CentralProcessingUnit）CY（PSW.7）——進位標志在進行加或減運算時，如果操作結果最高位有進位或借位時，CY由硬件置“1”，否則清“0”。10010011+11110000

————————CY=110000011進位標志位CYCYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1P位7位6位5位4位3位2位1位0CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0位7位6位5位4位3位2位1位0用途：1、根據(jù)CY判斷有無進

位或借位；

2、在位操作中CY可作

為位累加器用。舉例2.2CPU（CentralProcessingUnit）

AC（PSW.6）——半進位標志在進行加或減運算時，如果操作結果的低半字節(jié)向高半字節(jié)產(chǎn)生進位或借位時，將由硬件置“1”，否則清“0”。01001111+10100001

————————AC=111110000半進位CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1P位7位6位5位4位3位2位1位0CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0位7位6位5位4位3位2位1位0舉例用途：1、根據(jù)AC判斷加減運算時

有無半進位或半借位；2、在BCD碼調(diào)整運算中要

用到AC標志2.2CPU（CentralProcessingUnit）F0（PSW.5）和F1（PSW.1）——用戶標志位可作為用戶自行定義的一個狀態(tài)標記

舉例定義F0為安全門的狀態(tài)，F(xiàn)0=0→開；F0=1→閉定義F1為指示燈的狀態(tài)，F(xiàn)1=0→開；F1=1→閉CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1P位7位6位5位4位3位2位1位0CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0位7位6位5位4位3位2位1位0用途：在程序運行中判斷門或燈的工作狀態(tài)2.2CPU（CentralProcessingUnit）RS1和

RS0（PSW.4和

PSW.3）——工作寄存器組指針用途：用于指定CPU的當前工作寄存器組CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1P位7位6位5位4位3位2位1位0CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0位7位6位5位4位3位2位1位02.2CPU（CentralProcessingUnit）OV（PSW.2）——溢出標志在有符號數(shù)加減運算或無符號數(shù)乘除運算中，若有異常結果，OV硬件置1，否則硬件清0。CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1P位7位6位5位4位3位2位1位0CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0位7位6位5位4位3位2位1位0用途：判斷運算的結果是否正確，正確=0；出錯=12.2CPU（CentralProcessingUnit）OV=C6YC7Y=1

0=1正數(shù)的補碼是它本身，負數(shù)的補碼是除符號位外每位求反，然后末尾加111111011（-5）

+11110000（-16）

——————————————CY=111101011→（-21）D7有進位

D6有進位OV=C6YC7Y=1

1=0→運算出錯→運算正確00011001（+25）

+01111101（+105）

——————————————CY=010010110→（-106）D6有進位D7無進位舉例舉例2.2CPU（CentralProcessingUnit）P（PSW.0）——奇偶標志位該位始終跟蹤累加器A中含“1”個數(shù)的奇偶性如果A中有奇數(shù)個“1”，則P置“1”，否則置“0”舉例若A=10011111，則P=0

若A=11000001，則P=1CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1P位7位6位5位4位3位2位1位0CYACF0RS1RS0OVF1PCYACF0RS1RS0OVF1PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0位7位6位5位4位3位2位1位0用途：用于串行通訊中的數(shù)據(jù)校驗，判斷是否存在傳輸錯誤。2.2CPU（CentralProcessingUnit）一、程序計數(shù)器（ProgramCounter——PC）——指向ROM存儲單元的地址指針（引導程序運行）

0000HPC指針……XxxxxxxxXxxxxxxxXxxxxxxxXxxxxxxxXxxxxxxxROM0000H0001H0002H0003H0004HFFFFH永遠存放著指向下一條指令的16位地址具有16位字長→可尋址范圍216（=65536字節(jié)=64KB）具有自動加“1”功能→順序運行程序功能具有可被指令修改功能→跳轉(zhuǎn)運行程序功能復位時，PC初值=0000H→復位后程序從0000H開始運行2.2CPU（CentralProcessingUnit）2.2.2控制器二、數(shù)據(jù)指針寄存器（DataPointer——DPTR）具有16位字長，可尋址范圍216（64KB）具有可被指令修改功能→可變更數(shù)據(jù)地址可拆為2個8位的獨立寄存器DPL和DPH……0000H0001H0002H0003H0004HFFFFH35H77HF4H94H9EHDPTR指針……xxHxxHxxHxxHxxHROMRAMDPLDPH0000H0001H0002H0003H0004HFFFFH——指向ROM或RAM存儲單元的地址指針（引導數(shù)據(jù)傳送）

2.2CPU（CentralProcessingUnit）三、堆棧指針SP（StackPointer）

MCS-51單片機的堆棧，是在片內(nèi)RAM中開辟的一個專用區(qū)，用來暫時存放數(shù)據(jù)或存放返回地址，并按照“后進先出”(LIFO)的原則進行操作。

2.2CPU（CentralProcessingUnit）堆棧的一端是固定的，稱為棧底；另一端是浮動的，稱為棧頂。最后進棧的元素所在地址就是棧頂。2.2CPU（CentralProcessingUnit）SP+108HSP+109HSP+10AHXYZ08H09HSP-10AHXYZSP-1SP-107H堆棧指針SP(StackPointer)是一個8位寄存器，用它存放棧頂?shù)牡刂?。進棧時，SP首先自動加1，將數(shù)據(jù)壓入SP所指示的地址單元中；出棧時，將SP所指示的地址單元中的數(shù)據(jù)彈出，然后SP自動減1。SP總是指向棧頂。2.2CPU（CentralProcessingUnit）系統(tǒng)復位后，SP初始化為07H，

第一個壓入堆棧的數(shù)據(jù)存放到08H單元。08H-1FH單元為工作寄存器組1-3所在地址單元，用戶在編程時最好把SP的值改為1FH或更大值，以免堆棧區(qū)與要使用的工作寄存器區(qū)互相沖突。通常指定內(nèi)部數(shù)據(jù)存儲器地址07H~7FH中的一部分連續(xù)存儲區(qū)作為堆棧。2.1MCS-51單片機結構2.2CPU

2.3MCS-51的引腳2.4單片機的復位、時鐘與時序2.5MCS-51的存儲器結構2.6并行I/O口51系列單片機一般采用40只引腳的雙列直插式（DIP——DualIn-linePackage）封裝結構2.3.1MCS-51引腳及功能

2.3MCS-51引腳除DIP封裝外，51單片機還采用44只引腳的方形扁平(QFP

——QuadFlatPackage)封裝方式。2.3MCS-51引腳電源及晶振引腳（共4只）控制引腳（共4只）端口引腳（共32只）三類2.3MCS-51引腳（1）電源及晶振引腳VCC(40腳)：+Vcc電源引腳VSS(20腳)：接地引腳XTAL1(19腳)；外接晶振引腳（內(nèi)置放大器輸入端）XTAL2(18腳)：外接晶振引腳（內(nèi)置放大器輸出端）89C51Vcc80C512040Vss+Vcc89C512.3MCS-51引腳（2）控制引腳(gd)

RST/VPD

(9)：復位/備用電源引腳ALE/PROG

(30)：地址鎖存使能輸出/編程脈沖輸入PSEN

(29)：輸出訪問片外程序存儲器讀選通信號EA/VPP

(31)：外部ROM允許訪問/編程電源輸入20μF8K10k89C512.3MCS-51引腳（3）端口引腳P0.0～P0.7（39～32腳）——P0口P1.0～P1.7（1～8腳）——P1口P2.0～P2.7（21～28腳）——P2口P3.0～P3.7（10～17腳）——P3口8只/組×4組=32只引腳P0口～P3口是單片機對外聯(lián)絡的重要通道2.3MCS-51引腳51單片機有32只I/O引腳，分屬于4個端口（P0～P3）。由于工作任務不同，4個端口的內(nèi)部結構也不同。了解4類端口的內(nèi)部結構對于正確使用這些I/O端口非常重要。2.3MCS-51引腳2.1MCS-51單片機結構2.2CPU

2.3MCS-51的引腳2.4單片機的復位、時鐘與時序2.5MCS-51的存儲器結構2.6并行I/O口復位——使單片機恢復原始默認狀態(tài)的操作。2.4.1復位與復位電路

2.4單片機的復位、時鐘與時序寄存器內(nèi)容寄存器內(nèi)容PC0000HTMOD00HA00HTCON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HSCON00HP0~P3FFHSBUF××××××××BIP×××00000BPCON0×××0000B(CHMOS)IE0××00000B0×××××××B(HMOS)復位條件在RST/VPD引腳端出現(xiàn)≥10ms要求的高電平狀態(tài)。復位方式

上電復位復合復位2.4單片機的復位、時鐘與時序按鍵復位CPU的微操作必須在統(tǒng)一的時鐘控制下才能正確進行,2.4.2時鐘電路

微調(diào)電容:C1、C2≈20pF晶振：石英晶體封裝MCS-51的時鐘頻率為0～40MHz可調(diào)外部時鐘方式需要通過單片機引腳接入晶振元件或外部時鐘內(nèi)部時鐘方式2.4單片機的復位、時鐘與時序——CPU在執(zhí)行指令時所需控制信號的時間順序。1、用于片內(nèi)各功能部件的控制（不作介紹）2、用于片外存儲器或I/O端口的控制（第5、10章介紹）51單片機訪問外部RAM時序

2.4單片機的復位、時鐘與時序2.4.3單片機時序

（1）時序的概念時序是指按照時間順序顯示的對象（或引腳、事件、信息）序列關系。時序可以用狀態(tài)方程、狀態(tài)圖、狀態(tài)表和時序圖4種方法表示，其中時序圖最為常用。時序圖亦稱為波形圖或序列圖，縱坐標表示不同對象的電平，橫坐標表示時間（從左往右為時間正向軸）。2.4單片機的復位、時鐘與時序(1)最左邊是引腳的標識，表示該圖反映了RS、R/W、E、D0~D7四類引腳的時序關系。(2)交叉線部分表示電平的變化，如高電平和低電平。(3)封閉菱形部分表示數(shù)據(jù)有效范圍（偶爾使用的ValidData也能說明了這點）。(4)水平方向的尺寸線表示持續(xù)時間的長度。LCD讀寫時序圖2.4單片機的復位、時鐘與時序時序的定時單位：時鐘周期（或節(jié)拍）P、狀態(tài)周期S、機器周期、指令周期振蕩周期：為單片機提供定時信號的振蕩源的周期.1個狀態(tài)周期（S）(時鐘周期）=2個振蕩周期=2個節(jié)拍（P）1個機器周期=6個狀態(tài)周期（S）=12個振蕩周期=12個節(jié)拍（P）1個指令周期約為1～4個機器周期2.4單片機的復位、時鐘與時序振蕩周期振蕩周期是指為單片機提供定時信號的振蕩源的周期。時鐘周期時鐘周期又稱為狀態(tài)周期，時鐘周期是振蕩周期的2倍，被分成為P1節(jié)拍和P2節(jié)拍。在每個時鐘周期的前半周期內(nèi)，P1信號有效，通常完成算術邏輯操作；在后半周期內(nèi)，P2信號有效，完成內(nèi)部寄存器之間的傳送操作。2.4單片機的復位、時鐘與時序機器周期CPU執(zhí)行一條指令的過程可以劃分為若干個階段，每一階段完成某一項基本操作，例如取指令、存儲器讀、存儲器寫等。完成一個基本操作所需要的時間稱為機器周期。MCS-51的一個機器周期由6個狀態(tài)組成，即6個時鐘周期，包含12個振蕩周期，依次表示為S1P1、S1P2、S2P1、S2P2、…、S6P1、S6P2，每個節(jié)拍持續(xù)一個振蕩周期，每個狀態(tài)持續(xù)兩個振蕩周期。2.4單片機的復位、時鐘與時序指令周期CPU執(zhí)行一條指令所需要的時間稱為指令周期。一個指令周期一般由若干個機器周期組成。不同的指令，所需要的機器周期數(shù)不同，含有1-4個機器周期。例如，假定MCS-5l單片機外接石英晶體的頻率為12MHz，則振蕩周期為1／12us，時鐘周期為1／6us，機器周期為1us，指令周期為1-4us。2.4單片機的復位、時鐘與時序在MCS-51指令系統(tǒng)中，指令長度為1-4個字節(jié)；

單字節(jié)和雙字節(jié)指令都可能是單周期和雙周期的，

三字節(jié)指令都是雙周期的乘法和除法指令占用四個機器周期。2.4單片機的復位、時鐘與時序單字節(jié)、單周期指令，例如：

INCA（機器碼：04）2.4單片機的復位、時鐘與時序雙字節(jié)、單周期指令，例如：

ADDA，#03H（機器碼：2403）2.4單片機的復位、時鐘與時序單字節(jié)、雙周期指令，例如：

INCDPTR（機器碼：A3）2.4單片機的復位、時鐘與時序2.1MCS-51單片機結構2.2CPU

2.3MCS-51的引腳2.4單片機的復位、時鐘與時序2.5MCS-51的存儲器結構2.6并行I/O口2.5.1MCS-51的存儲器結構(zf)

一、

存儲器劃分方法計算機存儲器地址空間的兩種結構形式：普林斯頓結構和哈佛結構。RAM和ROM統(tǒng)一編址

RAM和ROM分別編址

2.5MCS-51的存儲器結構51系列單片機采用哈佛結構，共有4個物理存儲空間程序存儲器ROM數(shù)據(jù)存儲器RAM片內(nèi)RAM、片內(nèi)ROM、片外RAM、片外ROM2.5MCS-51的存儲器結構二、

程序存儲器(ROM)作用：存放程序、表格或常數(shù)，具有非易失性特點：片內(nèi)ROM與片外ROM統(tǒng)一編址（＞4KB時用片外ROM)EA/VPP

(31引腳)：外部ROM允許訪問/編程電源輸入2.5MCS-51的存儲器結構a）同時使用片內(nèi)和片外ROMb）ROM地址分布

當/EA引腳接高電平（開關接A點）時，4KB以內(nèi)的地址在片內(nèi)ROM，大于4KB的地址在片外ROM中（圖中折線），兩者共同構成64KB空間；當/EA引腳接低電平（開關接B點）時，片內(nèi)ROM被禁用，全部64KB地址都在片外ROM中（圖中直線）。由于片內(nèi)外ROM是統(tǒng)一編址的，只能算1個邏輯存儲空間。2.5MCS-51的存儲器結構片內(nèi)RAM和片外RAM是獨立的，而片內(nèi)ROM可與片外ROM統(tǒng)一編址(gd)51單片機的4個物理存儲空間相當于3個邏輯存儲空間片內(nèi)RAM片外RAM2.5MCS-51的存儲器結構訪問這幾個不同的邏輯空間時，采用不同的指令片內(nèi)外程序存儲器空間----MOVC片內(nèi)數(shù)據(jù)存儲器空間和SFR----MOV片外數(shù)據(jù)存儲器地址空間----MOVX三、

片內(nèi)數(shù)據(jù)存儲器(RAM)作用：存放程序運行結果字長：8位數(shù)量：128B+128B（89C51）低128B（00H～7FH）為普通RAM區(qū)高128B（80H～FFH）為特殊功能寄存器區(qū)2.5MCS-51的存儲器結構(1)低128字節(jié)的區(qū)域

①工作寄存器區(qū)（00H～1FH）

②可位尋址區(qū)（20H～2FH）

③用戶RAM區(qū)（30H～7FH）2.5MCS-51的存儲器結構①區(qū)共有32個存儲單元；每個單元都有1個8位地址（字節(jié)地址）

32個單元分為4組（第0～第3組）

CPU只能選一組為當前工作寄存器組（R0～R7）當前工作寄存器組取決于PSW的設置CPU復位后RS1和RS0默認值為0，即默認第0組為當前工作寄存器組。2.5MCS-51的存儲器結構②區(qū)共有16個存儲單元；每個單元都有一個字節(jié)地址每個字節(jié)的8個不同的位都有位地址②區(qū)共有128個位地址②區(qū)可以字節(jié)地址和位地址兩種方式存取數(shù)據(jù)。2.5MCS-51的存儲器結構寄存器區(qū)00H~1FH位尋址區(qū)20H~2FH通用RAM數(shù)據(jù)區(qū)30H~7FHR0R1R2R3R4R5R6R7寄存器0組寄存器1組寄存器2組寄存器3組00H~07H08H~0FH10H~17H18H~1FH07060504030201000F0E0D0C0B0A090817161514131211101F1E1D1C1B1A191867666564636261606F6E6D6C6B6A696877767574737271707F7E7D7C7B7A79782.5MCS-51的存儲器結構③區(qū)共有80個存儲單元；每個單元都有一個字節(jié)地址，但沒有位地址，也沒有寄存器名。此區(qū)可作為堆棧區(qū)和中間數(shù)據(jù)存儲區(qū)使用——用戶RAM區(qū)【注意】：①區(qū)和③區(qū)只能按字節(jié)進行數(shù)據(jù)存取操作，②區(qū)則可按字節(jié)和位兩種方式存取操作。2.5MCS-51的存儲器結構（2）高128字節(jié)RAM區(qū)

SFR承擔著MCS-51單片機內(nèi)部資源的管理工作每個存儲單元都有一個字節(jié)地址，但只有其中21個單元可以使用，并有相應寄存器名稱。MCS-51單片機共有21個特殊功能寄存器（SpetialFunctionRegister）2.5MCS-51的存儲器結構2.1MCS-51單片機結構2.2CPU

2.3MCS-51的引腳2.4單片機的復位、時鐘與時序2.5MCS-51的存儲器結構2.6并行I/O口1.P1口

P1.n=1個鎖存器+1個場效應管驅(qū)動器V+2個三態(tài)門緩沖器V21P1口包含P1.0～P1.7共8個相同結構的電路P1.0～P1.7中的8個鎖存器組成P1,字節(jié)地址90H

（SFR）。2.6MCS-51的并口結構P1.n的通用I/O口工作方式：輸出、讀引腳、讀鎖存器輸出時：D端=1→/Q=0→V截止→P1.n=1

D端=0→/Q=1→V導通→P1.n=01讀引腳時：P1.n→讀引腳三態(tài)門1→內(nèi)部總線讀鎖存器時：Q端→讀鎖存器三態(tài)門2→內(nèi)部總線V212.6MCS-51的并口結構場效應管V的狀態(tài)會影響P1.n的狀態(tài)：如V導通→P1.n電平≡0（鉗位）→讀引腳可能出錯V為正確讀出P1.n引腳電平，需設法在讀引腳前先使V截止

令D=1→/Q=0→V截止→讀P1.n→不會出錯2.6MCS-51的并口結構2.P0口

與P1.n差別：輸出控制電路、輸出驅(qū)動電路→總線功能P0.0～P0.7中的8個鎖存器組成P0，

80H（SFR）。2.6MCS-51的并口結構漏極開路與上拉電阻的概念

→封鎖與門A≡0→地址/數(shù)據(jù)端與A輸出無關控制端=0→MUX下通→/Q與V1柵極直通→V2截止→V1漏極開路2.6MCS-51的并口結構為使漏極開路的V1有效，必須通過外接上拉電阻與電源連通，上拉電阻的阻值一般為10kΩ。注意：P1、P2、P3口無需外接上拉電阻（已有內(nèi)部上拉電阻）3412第二輸入功能V2.6MCS-51的并口結構P0.n的通用I/O口工作方式（控制端=0）輸出時：D端=1→/Q=0→V1截止→P0.n=1

D端=0→/Q=1→V1導通→P0.n=0讀引腳時：P0.n→讀引腳三態(tài)門1→內(nèi)部總線（需要先寫“1”）讀鎖存器：Q端→讀鎖存器三態(tài)門2→內(nèi)部總線2.6MCS-51的