場效應(yīng)器件物理0緒論課件

2023/2/6XIDIANUNIVERSITY緒論

場效應(yīng)器件物理2023/2/6XIDIANUNIVERSITY2現(xiàn)代集成電路人才的知識結(jié)構(gòu)物理知識：量子力學(xué)→固體物理→半導(dǎo)體物理→半導(dǎo)體器件物理電路知識：數(shù)字電路→模擬電路→數(shù)字集成電路→模擬集成電路系統(tǒng)知識：信號與系統(tǒng)→計算機(jī)體系結(jié)構(gòu)，通信系統(tǒng)原理，信息處理工藝知識：半導(dǎo)體工藝原理→材料與封裝工具知識：Cadence/Synophsis/Mentor等開發(fā)出的EDA軟件工具。邏輯電路級：VHDL、VerilogHDL硬件描述語言和分析綜合工具晶體管級：SPICE、HPICE、SPECTRE等電路分析工具。2023/2/6XIDIANUNIVERSITY3本課程要求聽課要求預(yù)習(xí)教材，記好記錄注重概念原理，兼顧公式數(shù)據(jù)先期基礎(chǔ)半導(dǎo)體物理：能帶論，載流子輸運雙極型器件物理：pn結(jié)教材D.ANeamen《半導(dǎo)體物理與器件》參考書施敏《半導(dǎo)體器件物理》、RichardS.Muller《集

成電路器件電子學(xué)》（電子工業(yè)出版社）考核方式平時成績20％考試80％

2023/2/6XIDIANUNIVERSITY5集成電路概況內(nèi)部電路和版圖芯片工藝：0.6um，CMOS主頻：100MHz晶體管數(shù)目：320萬Intel奔騰CPU內(nèi)部顯微照片集成電路的內(nèi)部電路VddABOut2023/2/6XIDIANUNIVERSITY6集成電路概況制備

單晶制備晶圓制備芯片制備測試封裝Wafer（晶圓）Chip（芯片）2023/2/6XIDIANUNIVERSITY7集成電路概況

發(fā)展：

摩爾定律Moore’sLaw：Intel公司創(chuàng)始人之一，GordenE.Moore博士在研究存貯器芯片上晶體管增長數(shù)的時間關(guān)系預(yù)測半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年翻一番1975年又提出修正說，芯片上集成的晶體管數(shù)量將每兩年翻一番引自Electronics,April19,1965.Moore預(yù)測曲線的原始手稿2023/2/6XIDIANUNIVERSITY9集成電路概況發(fā)展：

集成電路園片(Wafer)IntelPentium4IntelXeon?IntelItaniumWafer（晶圓）Chip（芯片）直徑增大1倍，面積增大3倍；300mm硅片相對于200mm硅片，直徑為1.5倍，面積為1.52=2.25倍，芯片數(shù)為2.64倍2023/2/6XIDIANUNIVERSITY10集成電路概況發(fā)展：

特征尺寸特征尺寸：芯片中最小線條寬度MOS器件的最小柵長，工藝技術(shù)水平的標(biāo)志。2003年制造芯片的尺寸控制精度（180nm）已經(jīng)達(dá)到頭發(fā)絲直徑的1萬分之一，相當(dāng)于駕駛一輛汽車直行400英里，偏離誤差不到1英寸！2023/2/6XIDIANUNIVERSITY11硅基IC發(fā)展的可能極限1nm是研究的極限：1nm相當(dāng)于13個硅原子并排放在一起的尺度，再往下就沒有理論研究的意義了；1－4nm是物理極限：量子效應(yīng)已經(jīng)很明顯，會使器件無法工作，即使有新型器件結(jié)構(gòu)出現(xiàn)，也將無法用于超大規(guī)模集成電路；4nm是制造極限：工藝水平無法實現(xiàn)更小的尺寸需求，在這個極限以下就只能做理論研究，而無法制作樣品了；9nm是成本效益的極限：這種器件即使能研制出來，它的成本已經(jīng)超過尺寸減小帶來的好處，性價比下降，沒有實用價值。目前22nm工藝已經(jīng)投入使用，14納米工藝正在研制，離9nm的成本效益極限已經(jīng)不遠(yuǎn)了。2023/2/6XIDIANUNIVERSITY13（FET：FieldEffectTransistor只有一種載流子導(dǎo)電，又叫單極型）MOSFETMetal-Oxide-SemiconductorFETpn-JFETpnJunctionFETMESFETMetal-SemiconductorFET(SchottlyBarrierGate)場效應(yīng)器件概況晶體管分類2023/2/6XIDIANUNIVERSITY14場效應(yīng)器件概況場效應(yīng)基本工作原理：加在金屬板上的電壓調(diào)節(jié)下面半導(dǎo)體的電導(dǎo)，從而實現(xiàn)對AB兩端的電流控制。場效應(yīng)：加在半導(dǎo)體表面上的垂直電場調(diào)制半導(dǎo)體電導(dǎo)率的現(xiàn)象。2023/2/6XIDIANUNIVERSITY15場效應(yīng)器件發(fā)展JFETJFET：pn結(jié)代替了金屬平板，A、B變?yōu)樵绰?，場效?yīng)電極稱為柵?；竟ぷ髟恚荷舷潞谋M區(qū)之間為導(dǎo)電溝道。通過改變pn結(jié)偏壓，改變pn結(jié)耗盡層厚度，改變溝道區(qū)的電導(dǎo)，控制輸出電流。2023/2/6XIDIANUNIVERSITY17場效應(yīng)器件發(fā)展

MESFETMESFET：肖特基柵FET，半導(dǎo)體材料一般為GaAs，電子遷移率比Si大5倍，峰值漂移速度比Si大1倍，速度快，常作超高頻應(yīng)用。2023/2/6XIDIANUNIVERSITY18場效應(yīng)器件發(fā)展CMOSCMOS：電路邏輯由P溝和N溝MOSFET共同完成，同一芯片上既有NMOS也有PMOS。2023/2/6XIDIANUNIVERSITY19場效應(yīng)器件發(fā)展HEMTHEMT：利用異質(zhì)結(jié)形成的二維電子氣，作為溝道，把導(dǎo)電的多數(shù)載流子與電離的雜質(zhì)分離→載流子受電離雜質(zhì)散射↓→遷移率↑2023/2/6XIDIANUNIVERSITY21場效應(yīng)器件發(fā)展新器件應(yīng)變硅(StrainedSilicon)技術(shù)High-K和金屬柵極。三柵3-D晶體管2023/2/6XIDIANUNIVERSITY22場效應(yīng)器件發(fā)展新器件體硅CMOSSOI（Silicon-On-Insulator，絕緣襯底上的硅）CMOS：應(yīng)變硅技術(shù)襯底的變化：2023/2/6XIDIANUNIVERSITY23場效應(yīng)器件發(fā)展新器件柵的變化：

SiO2+Al柵，SiO2+poly-Si柵新型柵材料：高K柵介質(zhì)+金屬柵柵的結(jié)構(gòu)：三柵器件；圍柵器件。2023/2/6XIDIANUNIVERSITY25FET區(qū)別于BT的特性（1）FET為電壓控制器件，BT為電流控制器件FET通過VG控制溝道開閉→ID=0,max，用作數(shù)字開關(guān)器件FET通過ΔVG控制溝道厚度→ΔID，用作模擬放大器件FET用跨導(dǎo)gm表征放大能力，BT用表征放大能力FET：gm≡ΔID/ΔVGBT：≡ΔIC/ΔIBFET中只有多子參與導(dǎo)電，BT中少子、多子同時參與導(dǎo)電2023/2/6XIDIANUNIVERSITY26F