第4章組合邏輯電路2

本章介紹組合邏輯電路的特點(diǎn)、分析方法、設(shè)計(jì)方法、穩(wěn)態(tài)波形和電路的競(jìng)爭(zhēng)冒險(xiǎn)。圖4.1.1二進(jìn)制碼轉(zhuǎn)換為循環(huán)碼=1=1Y3A3A2Y2A1Y14.1組合邏輯電路的結(jié)構(gòu)和特點(diǎn)組合邏輯電路:任一時(shí)刻的輸出狀態(tài)僅決定于該時(shí)刻各輸入狀態(tài)組合的數(shù)字電路。(輸出僅與輸入有關(guān))由電路得：A3A2A1Y3Y2Y1000000001001010011011010100110101111110101111100表4.1.1圖4.1.1電路的真值表

由真值表知，電路在任何時(shí)刻，輸入一組二進(jìn)制碼，輸出便是該組碼對(duì)應(yīng)的循環(huán)碼，而與時(shí)間變量無(wú)關(guān)。②組合電路任一時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻各輸入的狀態(tài)組合，而與時(shí)間變量無(wú)關(guān)。組合電路的結(jié)構(gòu)和特點(diǎn)

①組合電路是由邏輯門（數(shù)字器件）和電子元件組成的電路，電路中沒(méi)有反饋，沒(méi)有記憶元件；第4章組合邏輯電路數(shù)字電路分組合電路和時(shí)序電路兩大類。多輸入多輸出組合邏輯電路方框圖組合邏輯電路圖4.1.2組合邏輯電路的方框圖A1A2AnY1Y2Ym…………輸入變量輸出變量同一功能實(shí)現(xiàn)電路多種：圖4.1.3與或組合邏輯電路Y

1

1

&

&≥1AB&&

&

&YB圖4.1.4與非與非組合邏輯電路A4.2組合邏輯電路的分析方法分析思路：（1）由圖寫式；（2）化簡(jiǎn)或變換；（3）列真值表；（4）說(shuō)明電路的功能。給定邏輯圖寫輸出表達(dá)式化簡(jiǎn)列真值表圖4.2.1組合邏輯電路分析過(guò)程電路功能例4.1試分析圖4.2.2組合電路的邏輯功能。圖4.2.2例4.1的電路A&&&&Z1BCZ2Z3Y解：1)由電路逐級(jí)寫出表達(dá)式：2)化簡(jiǎn)或變換P7

由真值表可知，

當(dāng)輸入變量A、B、C中多數(shù)為1時(shí)，輸出為1；否則，輸出為0。3)列出真值表利用最簡(jiǎn)表達(dá)式計(jì)算輸出Y，得到真值表表4.2.1。ABCY000000100100011010011011110111114)說(shuō)明電路的功能即電路為多數(shù)判決電路。表4.2.1例4.2.1電路的真值表10多級(jí)時(shí)，等效變換后再寫表達(dá)式BAY=AB&BAY=A+B&BA≥1BA&BA≥1互為等效等效變換簡(jiǎn)記法：與變或，或變與；有圈去圈，無(wú)圈加圈。BA≥1小圓圈表示“反”

圖(a)圖(a)BA≥1BA&圖(c)圖(d)例4.2寫出圖4.1.3(a)三級(jí)與非門組成的邏輯電路的表達(dá)式圖4.2.4例4.2電路解：對(duì)圖（a）門1、門3進(jìn)行等效代換得圖（b）。(a)CA&&&BY123&(b)CA&BY123&≥1≥14.3組合邏輯電路的穩(wěn)態(tài)波形圖2.按時(shí)間順序，將每一個(gè)取值組合代入表達(dá)式計(jì)算,畫出輸出變量的波形圖波形圖繪制步驟：1.根據(jù)輸入信號(hào)確定每個(gè)輸入取值組合的時(shí)間區(qū)域；例4.2圖4.2.2電路的輸入信號(hào)A、B、C的波形如圖4.3.1，試畫出輸出信號(hào)Y的波形。圖4.3.1圖4.2.2電路的輸入波形CBAYP30t0t1t2t3t4t5t6t7t8000100110解：

由圖看出，電路任一時(shí)刻的輸出狀態(tài)僅決定于該時(shí)刻各輸入狀態(tài)的組合，而與時(shí)間順序無(wú)關(guān)。通常，在波形圖中不畫出時(shí)間軸。4.4組合邏輯電路的設(shè)計(jì)方法

設(shè)計(jì)的基本任務(wù)就是求出滿足功能要求的最佳邏輯電路。設(shè)計(jì)過(guò)程：實(shí)際邏輯問(wèn)題

列真值表化簡(jiǎn)轉(zhuǎn)換

畫邏輯圖電路驗(yàn)證5）電路驗(yàn)證。（理論設(shè)計(jì)過(guò)程中，將省略電路驗(yàn)證）

4）畫出邏輯圖；

3）變換表達(dá)式；2）化簡(jiǎn)；1）分析設(shè)計(jì)要求，建立真值表；（關(guān)鍵確定輸入、輸出量）解：1)列真值表ABCDY０00000１00010２00100３00110４01000５01010６01100７01110８10000９10010非十進(jìn)制數(shù)碼101011011111001110111110111111例4.4.1

試用與非門設(shè)計(jì)一個(gè)8421BCD碼檢測(cè)電路。功能：當(dāng)電路的輸入不是8421BCD碼時(shí)，輸出為1；否則，輸出為0。8421BCD碼是十進(jìn)制數(shù)碼0，1，…，9的4位二進(jìn)制代碼，其每一位僅能取值0或1，與邏輯值0或1對(duì)應(yīng)。因此，輸入8421BCD碼的每一位可用1個(gè)邏輯變量表示，分別為A、B、C、D。輸出用變量Y表示。表4.4.1例4.4.1真值表2）化簡(jiǎn)邏輯函數(shù)0001111000011111１１101１CDAB3）變換表達(dá)式；按題意采用與非門，邏輯函數(shù)應(yīng)變換為與非與非式：

4）畫出邏輯圖；

圖4.4.3

8421BCD碼檢測(cè)電路&&&BYCA

由于二進(jìn)制數(shù)或二進(jìn)制代碼的每一位僅能取值0或1，與邏輯值0或1對(duì)應(yīng)，說(shuō)明二進(jìn)制數(shù)或二進(jìn)制代碼的每一位均可表示為邏輯變量。

又因?yàn)槎M(jìn)制算術(shù)運(yùn)算或二進(jìn)制代碼的處理結(jié)果仍為二進(jìn)制數(shù)或二進(jìn)制代碼。

所以，二進(jìn)制信息的各種處理均可表達(dá)為邏輯函數(shù)，從而可用數(shù)字電路實(shí)現(xiàn)。4.5組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)4.5.1競(jìng)爭(zhēng)冒險(xiǎn)圖4.5.1組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)VIHminVIHminY（b）A__同一信號(hào)經(jīng)過(guò)不同路徑傳輸?shù)介T電路的不同輸入端而使門的輸出產(chǎn)生偏離穩(wěn)態(tài)值的現(xiàn)象稱為競(jìng)爭(zhēng)冒險(xiǎn)。例：（1）不考慮門電路傳輸時(shí)間時(shí)（2）考慮G1門傳輸時(shí)間tpt時(shí)1&YA（a）AG1G2

當(dāng)A從邏輯0跳變至邏輯1，在非門的傳輸延遲時(shí)間tPd內(nèi)出現(xiàn)=1，使輸出Y=A

=1·1=1，偏離穩(wěn)態(tài)值0。AA

當(dāng)工作頻率低（低小于1兆赫）時(shí)，由于競(jìng)爭(zhēng)冒險(xiǎn)脈沖的時(shí)間很短(納秒級(jí))

，它基本不影響電路的功能。但工作頻率高（大于10兆赫）時(shí)，必須考慮考慮競(jìng)爭(zhēng)冒險(xiǎn)對(duì)電路的影響。4.5.2競(jìng)爭(zhēng)冒險(xiǎn)的判斷

例4.5.1設(shè)電路的輸出邏輯函數(shù)為,該電路是否產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。

在函數(shù)式中若某個(gè)因子以原變量和反變量出現(xiàn)，消去其他因子后，僅留下該因子，即出現(xiàn)：（1）代數(shù)法電路將產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。解：當(dāng)B=0,C=0時(shí)，，電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。當(dāng)A=0,B=0時(shí)，，電路也產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。

例4.5.2設(shè)電路的輸出邏輯函數(shù)為，試判斷該電路是否產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。解：當(dāng)A=C=1時(shí)，，電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。（2）圖形法存在兩個(gè)卡諾圈相切，電路必然存在冒險(xiǎn)。0001111010