DDS信號發(fā)生器70655課件_第1頁
DDS信號發(fā)生器70655課件_第2頁
DDS信號發(fā)生器70655課件_第3頁
DDS信號發(fā)生器70655課件_第4頁
DDS信號發(fā)生器70655課件_第5頁
已閱讀5頁,還剩37頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

2010年7月DDS信號發(fā)生器的設(shè)計設(shè)計題目

采用DDS技術(shù)設(shè)計一個信號發(fā)生器

設(shè)計要求如下:(1)具有產(chǎn)生正弦波、方波和三角波3種周期性波形;(2)輸出信號頻率范圍10Hz~5MHz,頻率步進間隔≤1Hz;(3)輸出信號幅值范圍0~10V(峰—峰值),波形幅值和偏移量可調(diào);(4)具有穩(wěn)幅輸出功能,當負載變化時,輸出電壓幅度變化不大于±3%(負載電阻變化范圍:50Ω~∞);(5)具有顯示輸出波形類型、重復(fù)頻率等功能。

將2π切割成2N等份作為最小量化單位,從而得到△θ的數(shù)字量M為:直接數(shù)字頻率合成的原理

用頻率為fclk的基準時鐘對正弦信號進行抽樣

當M取1時,可以得到輸出信號的最小頻率步進為

由于正弦函數(shù)為非線性函數(shù),很難實時計算,一般通過查表的方法來快速獲得函數(shù)值。直接數(shù)字頻率合成的原理

DDS正弦信號發(fā)生器原理框圖

直接數(shù)字頻率合成的原理

專用DDS集成芯片——AD9850

專用DDS集成芯片——AD9850

正弦信號的輸出頻率與頻率控制字之間的關(guān)系由下式確定:fCLKIN為AD9850外部輸入的參考時鐘,最高頻率為125MHz。M為4字節(jié)的頻率控制字,就是W1~W4。

問題:如要產(chǎn)生50Hz的正弦波,計算4字節(jié)的頻率字。AD9850實現(xiàn)的DDS信號發(fā)生器硬件電路設(shè)計LT6600-10內(nèi)部還有一全差分放大器,通過改變R4和R5的阻值可獲得不同的放大倍數(shù)。

當R4和R5取相同阻值時,內(nèi)部差分放大器的增益為402Ω/R4

AD9850實現(xiàn)的DDS信號發(fā)生器硬件電路設(shè)計

LT6600-10為單片集成開關(guān)電容低通濾波器,截止頻率為10MHz。從LT6600-10輸入和輸出信號波形比較:AD9850實現(xiàn)的DDS信號發(fā)生器硬件電路設(shè)計AD9850控制字傳送時序圖

W0為相位控制字,W1~W4為32位頻率字AD9850實現(xiàn)的DDS信號發(fā)生器程序設(shè)計AD9850實現(xiàn)的DDS信號發(fā)生器程序設(shè)計SEND: CLR W_CLK CLR FQ_UD MOV R0,#38H MOV R7,#05HSEND0:MOV R6,#08H

MOV A,@R0SEND1: RRC A MOV DIN,C SETB W_CLK CLR W_CLK DJNZ R6,SEND1 DEC R0 DJNZ R7,SEND0 SETB FQ_UD NOP NOP NOP NOP CLR FQ_UD RET1方案設(shè)計

單片機+FPGA實現(xiàn)的DDS信號發(fā)生器單片機子系統(tǒng)的軟硬件設(shè)計單片機子系統(tǒng)硬件設(shè)計

單片機子系統(tǒng)軟件設(shè)計

DDS子系統(tǒng)設(shè)計

高速D/A轉(zhuǎn)換電路設(shè)計

FPGA內(nèi)部邏輯設(shè)計

模擬子系統(tǒng)設(shè)計

濾波器的設(shè)計

信號放大電路的設(shè)計

驅(qū)動電路的設(shè)計(4)DDS信號的質(zhì)量DDS信號源的質(zhì)量可用信號的失真度THD(TotalHarmonicDistortion,也稱總諧波系數(shù))來表示。

X:采樣點數(shù),n:DAC字長D/A選用8位字寬,一個周期的樣本數(shù)取256,失真度為0.72%。一個周期的樣本數(shù)為20,失真度約為6.4%。一個周期的樣本數(shù)為4,失真度達到48.3%主要技術(shù)指標分析和確定DDS子系統(tǒng)參數(shù)的確定(1)系統(tǒng)時鐘頻率:40MHz;(2)頻率控制字的位寬:32位;(3)相位累加器的位寬:32位;(4)波形存儲器的地址位寬:8位;(5)波形存儲器的數(shù)據(jù)位寬:8位。最小頻率步進值

單片機子系統(tǒng)硬件設(shè)計鍵盤顯示電路AD9708時序DDS子系統(tǒng)頂層原理圖

頻率字接收模塊

差分放大電路的設(shè)計

模擬子系統(tǒng)設(shè)計

模擬子系統(tǒng)設(shè)計

驅(qū)動電路設(shè)計

模擬子系統(tǒng)設(shè)計

單片機子系統(tǒng)軟件設(shè)計軟件主要功能:人機接口:波形選擇,頻率設(shè)置向FPGA傳送波形數(shù)據(jù)和頻率控制字頁面2

頁面3頁面1

LCD顯示畫面設(shè)計按鍵的定義

主程序流程圖鍵盤中斷服務(wù)程序流程圖

給定頻率轉(zhuǎn)化為4字節(jié)的頻率控制字

N為字寬,取3

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論