微機原理第7章

1第7章

存儲器系統(tǒng)2主要內容：存儲器系統(tǒng)的概念半導體存儲器的分類及其特點半導體存儲芯片的外部特性及其與系統(tǒng)的連接存儲器接口設計（存儲器擴展技術）高速緩存3§7.1

概述主要內容：存儲器系統(tǒng)及其主要技術指標半導體存儲器的分類及特點兩類半導體存儲器的主要區(qū)別4一、存儲器系統(tǒng)51.存儲器系統(tǒng)的一般概念將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬件相結合的方法連接起來系統(tǒng)的存儲速度接近最快的存儲器，容量接近最大的存儲器。構成存儲系統(tǒng)。62.兩種存儲系統(tǒng)在一般計算機中主要有兩種存儲系統(tǒng)：Cache存儲系統(tǒng)主存儲器高速緩沖存儲器虛擬存儲系統(tǒng)主存儲器磁盤存儲器7Cache存儲系統(tǒng)對程序員是透明的目標：提高存儲速度Cache主存儲器8虛擬存儲系統(tǒng)對應用程序員是透明的。目標：擴大存儲容量主存儲器磁盤存儲器93.主要性能指標存儲容量（S）（字節(jié)、千字節(jié)、兆字節(jié)等）存取時間（T）（與系統(tǒng)命中率有關）命中率（H）T=H*T1+（1-H）*T2單位容量價格（C）訪問效率（e）104.微機中的存儲器

通用寄存器組及指令、數據緩沖棧高速緩存主存儲器聯(lián)機外存儲器脫機外存儲器片內存儲部件內存儲部件外存儲部件11二、半導體存儲器121.

半導體存儲器半導體存儲器由能夠表示二進制數“0”和“1”的、具有記憶功能的半導體器件組成。能存放一位二進制數的半導體器件稱為一個存儲元。若干存儲元構成一個存儲單元。132.

半導體存儲器的分類內存儲器隨機存取存儲器（RAM）只讀存儲器（ROM）14隨機存取存儲器（RAM）RAM靜態(tài)存儲器（SRAM）動態(tài)存儲器（DRAM）15只讀存儲器（ROM）只讀存儲器掩模ROM一次性可寫ROMEPROMEEPROM163.

主要技術指標存儲容量存儲單元個數×每單元的二進制數位數存取時間實現(xiàn)一次讀/寫所需要的時間存取周期連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間可靠性功耗17§7.2

隨機存取存儲器掌握：SRAM與DRAM的主要特點幾種常用存儲器芯片及其與系統(tǒng)的連接存儲器擴展技術18一、靜態(tài)存儲器SRAM191.SRAM的特點存儲元由雙穩(wěn)電路構成，存儲信息穩(wěn)定。p196202.

典型SRAM芯片掌握：

主要引腳功能工作時序與系統(tǒng)的連接使用21典型SRAM芯片SRAM6264：容量：8KX8b外部引線圖226264芯片的主要引線地址線：A0------A12；數據線：D0------D7；輸出允許信號：OE；寫允許信號：WE；選片信號：CS1，CS2。236264的工作過程讀操作寫操作

工作時序243.8088總線信號8088總線A19-A0A15-A0MEMR、MEMWIOR、IOW存儲器輸入/輸出RD、WR254.6264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7SRAM62648088總線+5V┇265.

存儲器編址001100001111000001011010低位地址（片內地址）高位地址（選片地址）27存儲器地址片選地址片內地址高位地址低位地址內存地址286264芯片的編址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址29存儲器編址001100001111000001011010CS00譯碼器1CS306.

譯碼電路將輸入的一組高位地址信號通過變換，產生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內存中的地址范圍。將輸入的一組二進制編碼變換為一個特定的輸出信號。31譯碼方式全地址譯碼部分地址譯碼32全地址譯碼用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據一個唯一的內存地址。33全地址譯碼例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V01111000346264芯片全地址譯碼例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址該6264芯片的地址范圍=F0000H~F1FFFH35全地址譯碼例若已知某SRAM6264芯片在內存中的地址為：

3E000H～3FFFFH試畫出將該芯片連接到系統(tǒng)的譯碼電路。36全地址譯碼例設計步驟：寫出地址范圍的二進制表示；確定各高位地址狀態(tài)；設計譯碼器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址37全地址譯碼例A19A18A17A16A15A14A13&1CS1高位地址：0011111SRAM6264CS2+5V0011111038部分地址譯碼用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中存儲器芯片占有幾組不同的地址范圍。39部分地址譯碼例兩組地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，111100040應用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構成譯碼電路。41存儲器芯片與系統(tǒng)連接例由題知地址范圍：

00111000………0

00111001………1高位地址A19A12A042應用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY043二、動態(tài)隨機存儲器DRAM441.DRAM的特點存儲元主要由電容構成；主要特點：需要定時刷新。452.

典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來確定一個單元；行列地址分時傳送，共用一組地址信號線；地址信號線的數量僅為同等容量SRAM芯片的一半。46主要引線行地址選通信號。用于鎖存行地址；列地址選通信號。地址總線上先送上行地址，后送上列地址，它們分別在#RAS和#CAS有效期間被鎖存在鎖存器中。DIN：數據輸入DOUT：數據輸出WE=0WE=1WE：寫允許信號RAS：CAS：數據寫入數據讀出47工作原理數據讀出數據寫入刷新工作時序48刷新將存放于每位中的信息讀出再照原樣寫入原單元的過程---------刷新刷新時序493.2164A在系統(tǒng)中的連接與系統(tǒng)連接圖502164A在系統(tǒng)中的連接DRAM2164A與系統(tǒng)連接的幾點說明：芯片上的每個單元中只存放1位二進制碼，每字節(jié)數據分別存放在8片芯片中；系統(tǒng)的每一次訪存操作需同時訪問8片2164A芯片，該8片芯片必須具有完全相同的地址；芯片的地址選擇是按行、列分時傳送，由系統(tǒng)的低8位送出行地址，高8位送出列地址。結論：每8片2164A構成一個存儲體（單獨一片則無意義）；每個存儲體內的所有芯片具有相同的地址（片內地址），應同時被選中，僅有數據信號由各片分別引出。三、存儲器擴展技術（內存儲器設計）521.

存儲器擴展用多片存儲芯片構成一個需要的內存空間；各存儲器芯片在整個內存中占據不同的地址范圍；任一時刻僅有一片（或一組）被選中。存儲器芯片的存儲容量等于：

單元數×每單元的位數字節(jié)數字長擴展單元擴展字長532.

存儲器擴展方法位擴展字擴展字位擴展擴展字長擴展單元數既擴展字長也擴展單元數54位擴展構成內存的存儲器芯片的字長小于內存單元的字長時——需進行位擴展。位擴展：每單元字長的擴展。55位擴展例用8片2164A芯片構成64KB存儲器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…56位擴展方法：將每片的地址線、控制線并聯(lián)，數據線分別引出。位擴展特點：存儲器的單元數不變，位數增加。57字擴展地址空間的擴展芯片每個單元中的字長滿足，但單元數不滿足。擴展原則：每個芯片的地址線、數據線、控制線并聯(lián)。片選端分別引出，以使每個芯片有不同的地址范圍。58A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字擴展示意圖59字擴展例用兩片64K×8位的SRAM芯片構成容量為128KB的存儲器兩芯片的地址范圍分別為：20000H～2FFFFH30000H～3FFFFH

60字擴展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片261字位擴展設計過程：根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求。若已有存儲芯片的容量為L×K，要構成容量為M×N的存儲器，需要的芯片數為：

（M/L）×（N/K）62字位擴展例用32Kb芯片構成256KB的內存。63§7.3只讀存儲器（ROM）EPROMEEPROM（紫外線擦除）（電擦除）64一、EPROM651.

特點可多次編程寫入；掉電后內容不丟失；內容的擦除需用紫外線擦除器。662.EPROM27648K×8bit芯片地址信號：A0——A12數據信號：D0

——D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM其引腳與SRAM6264完全兼容.672764的工作方式數據讀出編程寫入擦除標準編程方式快速編程方式編程寫入：每出現(xiàn)一個編程負脈沖就寫入一個字節(jié)數據68二、EEPROM691.

特點可在線編程寫入；掉電后內容不丟失；電可擦除。702.

典型EEPROM芯片98C64A8K×8bit芯片；13根地址線（A0——A12）；8位數據線（D0

——D7）；輸出允許信號（OE）；寫允許信號（WE）；選片信號（CE）；狀態(tài)輸出端（READY

/

BUSY）。713.

工作方式數據讀出編程寫入擦除字節(jié)寫入：每一次BUSY正脈沖寫入一個字節(jié)自動頁寫入：每一次BUSY正脈沖寫入一頁（1~32字節(jié)）字節(jié)擦除：一次擦除一個字節(jié)片擦除：一次擦除整片724.EEPROM的應用可通過程序實現(xiàn)對芯片的讀寫；僅當READY/BUSY=1時才能進行“寫”操作“寫”操作的方法：根據參數定時寫入通過判斷READY/BUSY端的狀態(tài)進行寫入僅當該端為高電平時才可寫入下一個字節(jié)。P215例73四、閃速EEPROM特點：通過向內部控制寄存器寫入命令的方法來控制芯片的工作方式。74工作方式數據讀出編程寫入：擦除讀單元內容讀內部狀態(tài)寄存器內容讀芯片的廠家及器件標記數據寫入，寫軟件保護字節(jié)擦除，塊擦除，片擦除擦除掛起75§7.4

高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結構76Cache的基本概念設置Cache的理由：CPU與主存之間在執(zhí)行速度上存在較大差異；高速存儲器芯片的價格較高；設置Cache的條件：程序的局部性原理時間局部性：最近的訪問項可能在不久的將來再次被訪問空間局部性：一個進程所訪問的各項，其地址彼此很接近77Cache的工作原理CPUCache主存DBDBDB命中存在不命中78Cache的命中率訪問內存時，CPU首先訪問Cache，找到則“命中”，否則為“不命中”。命中率影響系統(tǒng)的平均存取速度。Cache存儲器系統(tǒng)的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率Cache與內存的空間比一般為：112879Cache的讀寫操作讀操作寫操作貫穿讀出式旁路讀出式寫穿式回寫式80貫穿讀出式CPUCache主存CPU對主存的所有數據請求都首先送到Cache，

在Cache中查找。若命中，切斷CPU對主存的請求，并將數據送出；

如果不命中，則將數據請求傳給主存。81旁路讀出式CPU向Cache和主存同時發(fā)出數據請求。命中，則Cache將數據回送給CPU，并同時中斷CPU對主

存的請求；若不命中，則Cache不做任何動作，由CPU直接訪問主存CPUCache主存82寫穿式從CPU發(fā)出的寫信號送Cache的同時也寫入主存。CPUCache主存83回寫式（寫更新）數據一般只寫到Cache，當Cache中的數據被再次更新時，將原更新的數據寫入主存相應單元，并接受新的數據。CPUCache主存更新寫入84Cache的分級體系結構一級Cache：容量一般為8KB---64KB一級Cache集成在CPU片內。L1Cache分為指令Cache和數據Cache。使指令和數據的訪問互不影響。指令Cache用于存放預取的指令。數據Cache中存放指令的操作數。

二級Cache：容量一般為128KB---2MB在PentiumⅡ之后的微處理器芯片上都配置了二級Cache，其工作頻率與CPU內核的頻率相同。85Cache的分級體系結構系統(tǒng)中的二級CacheCPUL1CacheL2Cache速度和存儲容量兼?zhèn)涮岣叽嫒∷俣戎鞔嫣峁┐鎯θ萘?6IBMPC/XT存儲器的空間分配00000H9FFFFHBFFFFHFFFFFHRAM區(qū)640KB保留區(qū)128KBROM區(qū)256KB87本章主要應掌握的知識點譯碼電路設計半導體存儲器系統(tǒng)設計SRAM存儲器系統(tǒng)設計EPROM和EEPROM與系統(tǒng)的連接及其讀操作或讀、寫操作。88第5章應注意的幾點基本概念：不同半導體存儲器的特點及應用場合Cache的基本概念系統(tǒng)設計：存儲器芯片與系統(tǒng)的連接譯碼電路及其他控制信號存儲器擴展技術能夠設計出所需要的內存儲器謝謝!32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖SRAM2114的功能工作方式CS*WE*I/O4~I/O1未選中讀操作寫操作100×10高阻輸出輸入SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未選中未選中讀操作寫操作1×00×011××01××10高阻高阻輸入輸出EPROM2716的功能工作方式CE*/PGMOE*VCCVPPDO7~DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入正脈沖1＋5V＋25V輸入編程校驗00＋5V＋25V輸出編程禁止01＋5V＋25V高阻EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7~DO0讀出001×＋5V輸出讀出禁止011×＋5V高阻待用1×××＋5V高阻Intel標識00＋12V1＋5V輸出編碼標準編程01負脈沖×＋25V輸入Intel編程01負脈沖×＋25V輸入編程校驗001×＋25V輸出編程禁止1×××＋25V高阻存儲芯片的位擴充存儲芯片的字擴充門電路譯碼A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖74LS138的功能表片選輸入編碼輸入輸出E3E2*E1*CBAY7*~Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y