半導(dǎo)體存儲(chǔ)器 計(jì)算機(jī)原理

半導(dǎo)體存儲(chǔ)器第五章半導(dǎo)體存儲(chǔ)器存儲(chǔ)器基本知識(shí)第4.1節(jié)存儲(chǔ)器基本知識(shí)存儲(chǔ)器是存儲(chǔ)信息的部件，正因?yàn)橛辛舜鎯?chǔ)器，計(jì)算機(jī)才有信息記憶功能一.存儲(chǔ)器按位置分類1.內(nèi)部存儲(chǔ)器——通常與系統(tǒng)總線相連，CPU可直接訪問，簡稱內(nèi)存1）內(nèi)部CACHE：在CPU內(nèi)作為一個(gè)高速的指令或數(shù)據(jù)緩沖區(qū)2）外部CACHE：通常在主板上，介于內(nèi)部CACHE和主存之間的緩沖區(qū)3）主存儲(chǔ)器：內(nèi)部存儲(chǔ)器主要使用的空間內(nèi)存速度快，通常由半導(dǎo)體存儲(chǔ)器組成，工藝采用雙極性TTL或MOS技術(shù)內(nèi)存包括RAM和ROM兩部分，RAM占主要，通常說內(nèi)存主要指RAM，而ROM主要用于存放BIOS2.外部存儲(chǔ)器——通常是通過專用驅(qū)動(dòng)設(shè)備才能訪問，簡稱外存

速度比內(nèi)存慢，容量大、掉電信息不丟，如磁盤（軟盤、硬盤）、光盤存儲(chǔ)器基本知識(shí)二.內(nèi)存的行列結(jié)構(gòu)為區(qū)分不同存儲(chǔ)單元，每個(gè)單元都對(duì)應(yīng)一個(gè)地址，讀寫訪問時(shí)，應(yīng)給出相應(yīng)地址，經(jīng)過譯碼后，選中具體存儲(chǔ)單元。為簡化譯碼電路，內(nèi)存中存儲(chǔ)單元按照多行多列的矩陣形式來排列。

例：組成1KB的內(nèi)存

1）若不按矩陣形式排列，而是一字排開，則需要1024根譯碼線

2）若按32×32的矩陣形式排列，則只需要5根行選擇線和5根列選擇線0-031-3131-00-31…………行譯碼列譯碼和I/O控制X0X31…Y0Y31A0A1A2A3A4A5A6A7A8A9…R/W/CE數(shù)據(jù)輸入數(shù)據(jù)輸出A4~A0行地址信號(hào)用RAS表示(RowAddressSignal)A9~A5列地址信號(hào)用CAS表示(ColumnAddressSignal)X31~X0行選擇信號(hào)Y31~Y0列選擇信號(hào)存儲(chǔ)器基本知識(shí)三.隨機(jī)讀寫存儲(chǔ)器——RAM(RandomAccessMemory)RAM既可讀又可寫，掉電信息丟失，按結(jié)構(gòu)又可分為SRAM和DRAM1.靜態(tài)RAM——SRAM（staticRAM）

使用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息，速度快，不需要刷新，但容量低、功耗大

計(jì)算機(jī)中CACHE常使用SDRAM如：62648k*86225664K*8D0D0YiXiVccT3T4T5T6T1T2T7T8T1,T2為開關(guān)管，T3,T4為負(fù)載管，導(dǎo)通電阻r3,r4>>r1,r2。T1T3和T2T4構(gòu)成兩個(gè)反向器按正反饋連接，構(gòu)成觸發(fā)器Xi高電平，T5,T6及其他與Xi相聯(lián)的開關(guān)管導(dǎo)通，每一單元與數(shù)據(jù)線相連。Yi為高電平，T7,T8導(dǎo)通，此時(shí)僅有XiYi單元與外部數(shù)據(jù)線連通，可對(duì)該單元進(jìn)行讀寫存儲(chǔ)器基本知識(shí)2.動(dòng)態(tài)RAM——DRAM（dynamicRAM）

使用電容存儲(chǔ)信息，充電狀態(tài)和放電狀態(tài)分別表示1和0，因電容有漏電，因此需要對(duì)動(dòng)態(tài)RAM進(jìn)行定時(shí)刷新。計(jì)算機(jī)中的主存條多以DRAM為主。

DRAM的刷新

DRAM的一次刷新過程就是對(duì)存儲(chǔ)器進(jìn)行一次讀取、放大和再寫入，通常按行進(jìn)行刷新，具體執(zhí)行時(shí)，讓行地址信號(hào)/RAS有效，將該行所有存儲(chǔ)單元分別讀出，與放大電路接通，再寫回。然后再給出下一行的/RAS信號(hào)，重復(fù)操作。通常每一行的刷新時(shí)間間隔不應(yīng)超過2ms，實(shí)際應(yīng)用時(shí)，由專用的DRAM控制器（Intel8203、8207、8209）或DRAM本身自帶的的片內(nèi)刷新電路完成動(dòng)態(tài)RAM的刷新。存儲(chǔ)器基本知識(shí)四.只讀存儲(chǔ)器——ROM

(ReadOnlyMemory)ROM結(jié)構(gòu)簡單，位密度比RAM高，掉電信息不丟失，可分為：1.固定ROM(掩膜ROM)——由制造廠家固化內(nèi)容，不可修改2.可編程ROM(PROM)——由用戶固化內(nèi)容，但不可修改3.可擦除、可編程ROM(EPROM)——可多次擦除和重寫（紫外線擦除）

27**系列271627322764…270404.可電擦除、可編程ROM(EEPROM)——可多次擦除和重寫（電擦除）

281728C6428C2564種工作方式：讀方式、寫方式、字節(jié)擦除方式和整體擦除方式5.閃爍存儲(chǔ)器(FLASHROM)——屬于EEPROM類型，性能優(yōu)于EEPROM29F010、29F020，不加電時(shí)，信息可保存10年以上，可反復(fù)擦寫幾十萬次，且擦除速度較快；分為整體型、塊結(jié)構(gòu)型、帶自舉塊型

使用時(shí)，往FlashROM中的命令寄存器寫入不同命令，即可實(shí)現(xiàn)不同操作

如：讀命令、擦除命令、編程命令、復(fù)位命令等存儲(chǔ)器基本知識(shí)五.半導(dǎo)體存儲(chǔ)器的容量存儲(chǔ)器位容量=存儲(chǔ)單元數(shù)×位數(shù)存儲(chǔ)單元數(shù)：存儲(chǔ)器所含存儲(chǔ)單元個(gè)數(shù)，每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)地址，是一個(gè)獨(dú)立的信息單元位數(shù)：每個(gè)存儲(chǔ)單元所含二進(jìn)制數(shù)長度，通常為1位、4位、8位

例：一片62256為RAM存儲(chǔ)器，位容量=32K×8

說明該存儲(chǔ)器芯片具有15根地址線，8根數(shù)據(jù)線，除此之外，RAM還應(yīng)具有/CE、/OE、/WE三根控制線（片選、讀控制、寫控制）

注：有時(shí)也以字節(jié)(Byte)為單位表示存儲(chǔ)器容量

1KB=1024B，1MB=1024KB，1GB=1024MB，1TB=1024GB=2^10B=2^20B=2^30B=2^40B存儲(chǔ)器基本知識(shí)六.典型存儲(chǔ)器芯片和譯碼芯片1.62256

－

32K*8的CMOS靜態(tài)RAM12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7/CSA10/OEA11A9A8A13/WEVCC62256引腳圖輸入LLL高阻HHL輸入HLL輸出LHL高阻××HD7~D0OEWECS62256工作表A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖存儲(chǔ)器基本知識(shí)2.27256

－

32K*8EPROM12345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7/CEA10/OEA11A9A8A13A14VCC27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖3.74LS138－

3-8譯碼器12345678910111213141516ABC/G2A/G2BG1/Y7GND/Y0VCC74LS138引腳圖/Y1/Y2/Y3/Y4/Y5/Y6/Y0G1/G2A/G2BCBA74LS138原理圖/Y1/Y2/Y3/Y4/Y5/Y6/Y7引腳功能：

片選信號(hào)：G1?/G2A?/G2BC、B、A譯碼/Y0到/Y7有效存儲(chǔ)器與CPU的連接第4.2節(jié)存儲(chǔ)器與CPU的連接存儲(chǔ)器與CPU通過地址線、數(shù)據(jù)線、控制線進(jìn)行連接，應(yīng)考慮三個(gè)問題：1.高速CPU與低速存儲(chǔ)器之間的速度匹配——CPU插入Tw等待狀態(tài)2.CPU的總線負(fù)載能力——8282和8286增強(qiáng)了AB和DB的驅(qū)動(dòng)能力3.片選信號(hào)、行地址、列地址的產(chǎn)生機(jī)制多個(gè)存儲(chǔ)器芯片組成大容量存儲(chǔ)器，先通過片選信號(hào)/CS選擇具體芯片，再通過行列地址選擇該芯片內(nèi)的具體存儲(chǔ)單元

行地址、列地址由AB的低位地址線與存儲(chǔ)器連接來提供，然后由片內(nèi)譯碼電路自動(dòng)譯碼選擇具體存儲(chǔ)單元

例：訪問4K存儲(chǔ)芯片，需要12根地址線連接到芯片，A11~A0

片選信號(hào)/CS由高位地址線譯碼得到，有三種方法：

全譯碼、部分譯碼、線譯碼存儲(chǔ)器與CPU的連接全譯碼：用所有高位地址通過譯碼器得到多個(gè)/CS部分譯碼：用部分高位地址通過譯碼器得到多個(gè)/CS線譯碼：無需譯碼器，將高位地址中的1根作為/CS例1由1片6116(2K*8RAM)和1片2716(2K*8ROM)組成8088存儲(chǔ)系統(tǒng)，RAM起始地址為C0000H，ROM地址范圍緊隨RAM之后，試?yán)萌g碼方法將8088與存儲(chǔ)器進(jìn)行連接，畫出連接圖分析片內(nèi)存儲(chǔ)單元選擇低位地址線2K容量需11根ABA10~A0

芯片選擇全部高位地址譯碼產(chǎn)生/CSA19~A11芯片地址范圍A19A18A17A16A15A14A13A12A11A10…A06116C0000H~C07FFH1100

00000x…x1100

000002716C0800H~C0FFFH1100

00001x…x1100

00001808820根AB8根DB控制信號(hào)組合產(chǎn)生/MEMR/MEMW全譯碼/Y0G1/G2A/G2BCBA74LS138/Y1/Y2/Y3/Y4/Y5/Y6/Y7A19A18A16A17A15A14A13A12A11A10~A0D7~D02116/CSA10~A0D7~D0/RD6116/CSA10~A0D7~D0/RD/WE/MEMR/MEMW部分譯碼/Y0G1/G2A/G2BCBA74LS138/Y1/Y2/Y3/Y4/Y5/Y6/Y7A18A16A17A15A14A13A12A11A10~A0D7~D02116/CSA11~A0D7~D0/RD6116/CSA10~A0D7~D0/RD/WE/MEMR/MEMW地址范圍：A19=1A19=06116C0000H~C07FFH和40000H~407FFH2716C0800H~C0FFFH和40800H~40FFFH線譯碼A11=0訪問6116；A11=1訪問2116地址范圍：6116與2116隨A19~A12的組合不同，共有256個(gè)地址范圍A11A10~A0D7~D02116/CSA11~A0D7~D0/RD6116/CSA10~A0D7~D0/RD/WE/MEMR/MEMW存儲(chǔ)器與CPU的連接例2由1片62256(IC132K*8RAM)和1片27256(IC232K*8ROM)組成8088存儲(chǔ)系統(tǒng)，RAM起始地址為00000H，ROM地址范圍緊隨RAM之后，試?yán)萌g碼方法將8088與存儲(chǔ)器進(jìn)行連接，畫出連接圖分析808820根AB8根DB控制信號(hào)組合產(chǎn)生/MEMR/MEMW

片內(nèi)存儲(chǔ)單元選擇低位地址線32K容量需15根ABA14~A0

芯片選擇全部高位地址譯碼產(chǎn)生/CSA19~A15芯片地址范圍A19A18A17A16A15A14A13……A0IC100000H~07FFFH0000

0xx……x0000

0低位地址用于片內(nèi)譯碼IC208000H~0FFFFH0000

1xx……x0000

1全譯碼/Y0G1/G2A/G2BCBA74LS138/Y1/Y2/Y3/Y4/Y5/Y6/Y7A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/OE/CS/WED7D6D5D4D3D2D1D062256A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/OED7D6D5D4D3D2D1D027256/CSA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0+5VA19A18A17A16A15D7D6D5D4D3D2D1D0/MEMR/MEMW8086存儲(chǔ)器系統(tǒng)第4.3節(jié)8086存儲(chǔ)器系統(tǒng)8086系統(tǒng)內(nèi)存組織8086系統(tǒng)有20根地址線，16根數(shù)據(jù)線，尋址空間為1MB512KB空間分配給偶地址存儲(chǔ)器A0=0512KB空間分配給奇地址存儲(chǔ)器A0=1偶地址存儲(chǔ)器與數(shù)據(jù)線低8位相連，即由D7~D0傳送數(shù)據(jù)奇地址存儲(chǔ)器與數(shù)據(jù)線高8位相連，即由D15~D8傳送數(shù)據(jù)奇存儲(chǔ)器偶存儲(chǔ)器地址鎖存器A19~A1A0/BHEA0/BHEA19~A1地址總線D15~D0D15~D8D7~D0數(shù)據(jù)總線CPU8086

A19~A1與奇、偶存儲(chǔ)器相連，用于譯碼和/CS的產(chǎn)生，A0和/BHE則用于對(duì)二者訪問的控制，分兩種情況：

1）按字節(jié)訪問存儲(chǔ)器/BHEA0操作10按字節(jié)訪問偶存儲(chǔ)器，數(shù)據(jù)在D7~D0上傳輸MOV[1000H],AL01按字節(jié)訪問奇存儲(chǔ)器，數(shù)據(jù)在D15~D8上傳輸MOV[1001H],AL8086存儲(chǔ)器系統(tǒng)按字訪問存儲(chǔ)器

對(duì)準(zhǔn)狀態(tài)——1個(gè)字的低8位在偶存儲(chǔ)器，高8位在奇存儲(chǔ)器

/BHE=0A0=0，用一個(gè)總線周期通過D15~D0完成16位數(shù)據(jù)傳送

如：MOVAX,[1000H];AL(1000H)，AH(1001H)

非對(duì)準(zhǔn)狀態(tài)——1個(gè)字的低8位在奇存儲(chǔ)器，高8位在偶存儲(chǔ)器

此時(shí)需要兩個(gè)總線周期

第一個(gè)總線周期/BHE=0A0=1讀取奇存儲(chǔ)器，得到低8位數(shù)據(jù)

第二個(gè)總線周期/BHE=1A0=0讀取偶存儲(chǔ)器，得到高8位數(shù)據(jù)

如：MOVAX,[1003H] ;AL(1003H)，AH(1004H)8086存儲(chǔ)器系統(tǒng)8086存儲(chǔ)系統(tǒng)應(yīng)用舉例例1由2片62256（32K*8RAM）組成64K*8RAM,地址范圍為0000H~FFFFH，試用全譯碼方式將8086與存儲(chǔ)器進(jìn)行連接分析：A15~A1與存儲(chǔ)器的A14~A0相連，選擇片內(nèi)32K個(gè)存儲(chǔ)單元A19~A16用于譯碼產(chǎn)生2個(gè)芯片的片選信號(hào)/CS，根據(jù)地址范圍，A19~A16應(yīng)總為0A0與/BHE只控制對(duì)存儲(chǔ)器的寫訪問對(duì)存儲(chǔ)器讀訪問時(shí)，兩個(gè)芯片均輸出數(shù)據(jù)，由CPU根據(jù)所執(zhí)行操作決定讀取D15~D8還是D7~D0，或者D15~D0均讀取

/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7G1/G2A/G2BCBAA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/CS/OE/WED7D6D5D4D3D2D1D0+5VA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1/MEMRA0/MEMW/BHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7~D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/CS/OE/WED7D6D5D4D3D2D1D074LS1386225662256IC0IC1DBABD15~D8奇存儲(chǔ)偶存儲(chǔ)全譯碼例2用2片62256（32K*8RAM）和2片27256（32K*8EPROM）組成8086存儲(chǔ)器系統(tǒng)。要求EPROM的起始地址為F0000H，RAM的起始地址為00000H，使用全地址譯碼方式，試畫出計(jì)算機(jī)的存儲(chǔ)器連接圖，并寫出地址范圍分析：A15~A1與芯片的A14~A0相連，用于32K個(gè)存儲(chǔ)單元的片內(nèi)譯碼

A19~A16用于產(chǎn)生片選信號(hào)/CSRAM與ROM之間通過不同/CS信號(hào)分別訪問

RAM內(nèi)部2芯片，ROM內(nèi)部2芯片通過數(shù)據(jù)線高8位、低8位分別訪問芯片A19A18A17A16A15…A1地址范圍62256IC0(偶)0000

x…x00000H~0FFFFHIC1(奇)

0000

x…x00000H~0FFFFH27256IC2(偶)

1111

x…xF0000H~FFFFFHIC3(奇)

1111

x…xF0000H~FFFFFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0