數(shù)字電路 第3章

第3章集成邏輯門3.1數(shù)字集成電路的分類3.2TTL集成邏輯門3.3MOS集成邏輯門3.4集成門電路使用中的實際問題3.1數(shù)字集成電路的分類

數(shù)字集成電路按其內(nèi)部有源器件的不同可以分為兩大類。

一類為雙極型晶體管集成電路，它主要有晶體管—晶體管邏輯(TTL-TransistorTransistorLogic)、射極耦合邏輯(ECL-EmitterCoupledLogic)和集成注入邏輯(I2L-IntegratedInjectionLogic)等幾種類型。

另一類為MOS(MetalOxideSemiconductor)集成電路，其有源器件采用金屬—氧化物—半導體場效應(yīng)管，它又可分為NMOS、PMOS和CMOS等幾種類型。

目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。TTL集成電路工作速度高、驅(qū)動能力強，但功耗大、集成度低；MOS集成電路集成度高、功耗低。早期的CMOS器件工作速度較慢，隨著制造工藝的不斷改進，其工作速度已經(jīng)趕上甚至超過了TTL電路，因此超大規(guī)模集成電路基本上都是CMOS工藝制造。

小規(guī)模集成電路：(SSI-SmallScaleIntegration)，每片組件內(nèi)包含10個以內(nèi)門電路。邏輯門和觸發(fā)器屬于SSI.

中規(guī)模集成電路：(MSI-MediumScaleIntegration)，每片組件內(nèi)含10~100個門電路。常用的譯碼器、數(shù)據(jù)選擇器、加法器、計數(shù)器、移位寄存器等組件屬于MSI。

數(shù)字集成電路按集成度可分為下面四類：

大規(guī)模集成電路：(LSI-LargeScaleIntegration)，每片組件內(nèi)含100~10000個門電路。

超大規(guī)模集成電路：(VLSI-VeryLargeScaleIntegration)，每片組件內(nèi)含10000個門電路。常見的LSI、VLSI有只讀存儲器、隨機存取存儲器、微處理器、單片微處理機、位片式微處理器、高速乘法累加器、通用和專用數(shù)字信號處理器等。一、半導體二極管的開關(guān)特性IDVD0導通條件：

VD≥0.7V導通時的特點：1)VD0.7V（箝位作用）2)正向電阻rD很小，相當于一個閉合的開關(guān)。+3．1半導體二極管和三極管的開關(guān)特性1、導通2、截止條件和截止時的特點++截止條件：

VD<0.7V截止時的特點：

ID

0，反向電阻很大，相當于一個斷開的開關(guān)。（1）工作狀態(tài)：工作狀態(tài)分類導通截止放大飽和VCEIC（mA）飽和區(qū)截止區(qū)放大區(qū)二、半導體三極管的開關(guān)特性ICIEIB+–––++VBEVCEVBC1）導通與截止的判別VBE<0.7VYes——截止No——導通2）導通與截止的不同點

截止導通射結(jié)VBEVBE<0.7V,反偏或正偏VBE0.7V(條件)但在死區(qū)內(nèi)(0V~0.6V)BE結(jié)正偏各極電流IE=0,IB=0,IC=0IB

0,IC0,(特點)VCE=VCCIE

0ICIEIB+–––++VBEVCEVBC4）放大與飽和的不同點

放大 飽和各極電流IC=IBIC<IB

間關(guān)系IE=(1+)IBIE<(1+)IBVCEVCE=VCC–ICRCVCES=0.3V

結(jié)論：要使T工作于開關(guān)接通狀態(tài)，需使之工作于飽和區(qū)。要使T工作于開關(guān)斷開狀態(tài)，需使之工作于截止區(qū)。3.2TTL集成邏輯門3.2.1TTL與非門的工作原理圖3-1典型TTL與非門電路①輸入級。由多發(fā)射極管V1和電阻R1組成，其作用是對輸入變量A、B、C實現(xiàn)邏輯與，所以它相當一個與門。R1bUCCe1e2e3cABCR1V1V2V3e1e2e3c(b)ABCV4P1bUCC②中間級。由V2、R2、R3組成，在V2的集電極與發(fā)射極分別可以得到兩個相位相反的電壓，以滿足輸出級的需要。③輸出級。由V3、V4、V5和R4、R5組成，這種電路形式稱推拉式電路，它不僅輸出阻抗低，帶負載能力強，而且可以提高工作速度。1.輸入全部為高電位(3.6V)

當輸入端全部為高電位3.6V時:V1所有的發(fā)射結(jié)反偏,V1的集電結(jié)正偏;此時的V1是處于倒置(反向)運用狀態(tài)(把實際的集電極用作發(fā)射極，而實際的發(fā)射極用作集電極)，

V1管的基極電流:

由于Ib1較大足以使V2管飽和，且V2管發(fā)射極向V5管提供基流，使V5也飽和，這時V2的集電極壓降為這個電壓加至V3管基極，可以使V3導通。它不能驅(qū)動V4，所以V4截止。因此輸出為：2.輸入端至少有一個為低電位(0.3V)

當輸入端至少有一個為低電位(0.3V)時：V1的基極電位Ub1被鉗在1V，Ic1≈0，但V1的基流Ib1很大，因此這時V1處于深飽和狀態(tài)：因而V2、V5均截止。此時V2的集電極電位Uc2≈UCC=5V，足以使V3、V4導通，因此輸出為高電位：

綜上所述，當輸入端全部為高電位(3.6V)時，輸出為低電位(0.3V)，這時V5飽和，電路處于開門狀態(tài)；當輸入端至少有一個為低電位(0.3V)時，輸出為高電位(3.6V)，這時V5截止，電路處于關(guān)門狀態(tài)。表3-1TTL與非門各級工作狀態(tài)輸入V1V2V3V4V5輸出

與非門狀態(tài)全部為高電位倒置工作飽和導通截止飽和低電位UOL

開門至少有一個為低電位深飽和截止微飽和導通截止高電位UOH

關(guān)門由此可見，電路的輸出和輸入之間滿足與非邏輯關(guān)系：

TTL與非門具有較高的開關(guān)速度，主要原因有兩點：一：由于采用了多射極管V1,它縮短了V2和V5的開關(guān)時間。

當輸入端全部為高電位時，此時V1向V2提供了較大的基極電流，使V2、V5迅速導通飽和；當某一輸入端突然從高電位變到低電位時，Ib1轉(zhuǎn)而流向V1低電位輸入端，該瞬間將產(chǎn)生一股很大的集電極電流Ic1，正好為V2和V5提供了很大的反向基極電流，使V2和V5基區(qū)的存儲電荷迅速消散，因而加快了V2和V5的截止過程，提高了開關(guān)速度。

二：由于采用了推拉式輸出電路，加速了V5管存儲電荷的消散過程。當V2由飽和轉(zhuǎn)為截止時，V3和V4導通。由于V3、V4是復合射隨，輸出阻抗低，有較強的帶負載能力。

3.2.2TTL與非門的特性與參數(shù)1.電壓傳輸特性

電壓傳輸特性：是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系，它可以用圖3-3所示的曲線表示。曲線大致分為四段：

圖3-3TTL與非門的電壓傳輸特性AB段(截止區(qū))：UI≤0.6V時，V1工作在深飽和狀態(tài)，Uces1＜0.1V，Ube2＜0.7V，故V2、V5截止，V3、V4均導通，輸出高電平UOH=3.6V。BC段(線性區(qū))0.6≤UI<1.3V時CD段(轉(zhuǎn)折區(qū))：1.3≤UI<1.4V時DE段(飽和區(qū))：UI≥1.4V時產(chǎn)品指標：VOH≥2.4V（1）輸出高電平VOH定義：VOH—當“與非”門有一個或幾個輸入端是低電平時的輸出電平。幾個重要參數(shù)：產(chǎn)品指標：VOL<0.4V（2）輸出低電平VoL定義：VOL—當“與非”門輸入全為高電平時的輸出電平。(3)閾值電壓UT。閾值電壓也稱門檻電壓,電壓傳輸特性上轉(zhuǎn)折區(qū)中點所對應(yīng)的輸入電壓UT≈1.3V，可以將UT看成與非門導通(輸出低電平)和截止(輸出高電平)的分界線。

(4)開門電平UON

開門電平UON是保證輸出電平達到額定低電平(0.3V)時，所允許的最小輸入高電平。通常輸入高電平的最小值UON=2V

(5)關(guān)門電平UOFF

關(guān)門電平UOFF是保證輸出電平為額定高電平(2.7V左右)時，允許輸入的最大低電平.通常輸入低電平的最大值UOFF≈0.8V(6)噪聲容限UNL、UNH噪聲容限:實際應(yīng)用中，由于外界干擾、電源波動等原因，可能使輸入電平UI偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對干擾的幅度有一定限制。低電平噪聲容限:是指在保證輸出高電平的前提下，允許疊加在輸入低電平上的最大噪聲電壓(正向干擾)，用UNL表示：UNL=UOFF-UIL高電平噪聲容限:是指在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大噪聲電壓(負向干擾)，用UNH表示：3.6VVi0.3V3.6VVo0.3VVNLVNHVoffVon2.4V圖3-4TTL與非門輸入特性

2.輸入特性輸入特性是指輸入電流與輸入電壓之間的關(guān)系曲線，即II=f(uI)的函數(shù)關(guān)系。典型的輸入特性如圖3-4所示。電流由信號源流入TTL時方向為正，反之為負。

當任一輸入端接地時流經(jīng)此輸入端的電流。典型值：IIS≤1.5mA（1）輸入短路電流IIS（2）輸入漏電流IIH當輸入端接高電平時的輸入電流。典型值：IIH≤40μA3.輸入負載特性：輸入電壓Ui隨輸入電阻R變化的曲線圖3-5TTL與非門輸入負載當與非門輸入端所接電阻RI≤Roff，相當于接低電平，這一阻值稱“關(guān)門電阻ROFF”。Roff=0.7K當與非門輸入端所接電阻RI≥Ron，相當于接高電平，這一阻值稱“開門電阻ROn”。Ron=2K(2)開門電阻RON(1)關(guān)門電阻ROFFIIL負載1負載N（1）灌電流負載：與非門處于開態(tài)時，輸出電流從負載流進V5.4.輸出特性：輸出電壓隨輸出電流（負載電流）變化的關(guān)系。VCCVCCR1T1R1T1ILIIL圖3-7TTL與非門輸出低電平的輸出特性∵IL=IC5IL↑→IC5

↑→T5飽和深度↓→破壞了IB>IBS

的飽和條件→T5脫離飽和區(qū)→VO↑→驅(qū)動門的邏輯電平遭遇破壞（低電平值升高）。

因此，IL≤25ｍA（2）拉電流負載:與非門處于關(guān)態(tài)時，輸出電流從V4流出到負載.?圖3-8TTL與非門輸出高電平時的輸出特性當拉電流IL＜5mA時，V3、V4處于射隨器狀態(tài)，因而輸出高電平UOH變化不大。當IL＞5mA時，V3進入深飽和，由于IR5≈IL，UOH=UCC-Uces3-Ube4-ILR5，故UOH將隨著IL的增加而降低。因此，為了保證穩(wěn)定地輸出高電平，要求IL≤14mA，5.扇入系數(shù)和扇出系數(shù)

扇入系數(shù):是指門的輸入端數(shù)。扇出系數(shù):是指一個門能驅(qū)動同類型門的個數(shù)。

6.平均延遲時間tpd

平均延遲時間是衡量門電路速度的重要指標，它表示輸出信號滯后于輸入信號的時間。導通延遲時間tPHL：通常將輸出電壓由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時間稱為導通延遲時間tPHL。截止延遲時間tPLH：將輸出電壓由低電平跳變?yōu)楦唠娖降膫鬏斞舆t時間稱為截止延遲時間tPLH。。tpd為tPLH和tPHL的平均值：通常，TTL門的tpd在3~40ns之間。圖3-9TTL與非門的平均延遲時間3.2.3TTL集成電路系列

①輸出端不能直接和地線或電源線(+5V)相連。因為當輸出端與地短路時，會造成V3、V4管的電流過大而損壞；當輸出端與+5V電源線短接時，V5管會因電流過大而損壞。

②兩個TTL門的輸出端不能直接并接在一起。因為當兩個門并接時，若一個門輸出為高電平，另一個門輸出低電平，就會有一個很大的電流從截止門的V4管流到導通門的V5管(見圖3-12)。這個電流不僅會使導通門的輸出低電平抬高，而且會使它因功耗過大而損壞。

TTL門使用注意事項：圖3-12TTL門輸出端并聯(lián)情況1.集電極開路門集電極開路門又稱OC(OpenCollector)門，其電路及符號如圖3-13所示。圖3-13OC門電路3.2.4集電極開路門和三態(tài)門OC門的輸出端可以直接并接，如圖3-14所示。圖中只要有一個門的輸出為低電平，則F輸出為低，只有所有門的輸出為高電平，F(xiàn)輸出才為高，因此相當在輸出端實現(xiàn)了線與的邏輯功能：圖3-15外接上拉電阻RL的選取

當所有OC門都為截止狀態(tài)(輸出高電平)時，

當所有一個OC門處于狀態(tài)(輸出低電平)時，綜合以上兩種情況，RL的選取應(yīng)滿足：圖3-16OC門應(yīng)用舉例

利用OC門可以驅(qū)動發(fā)光二極管，如圖3-16(b)所示。但由于有上拉電阻RL存在，降低了系統(tǒng)的開關(guān)速度，故OC門只適用于速度不高的場合。

2.三態(tài)門三態(tài)邏輯(TSL)輸出門除了具有邏輯0和邏輯1這兩個狀態(tài)外，還具有高阻輸出的第三狀態(tài)(或稱禁止狀態(tài))，這時輸出端相當于懸空。。圖3-17三態(tài)與非門電路、符號及真值表

上半部分是三輸入與非門下半部為控制部分

當G=0時，F(xiàn)′輸出高電位，這時三態(tài)門和普通與非門一樣，F(xiàn)=A·B。當G=1時，F(xiàn)′輸出低電位，VD1導通，使Uc2被鉗制在1V左右，致使V4也截止。這樣V4、V5都截止，輸出端呈現(xiàn)高阻抗，相當于懸空或斷路狀態(tài)。圖3-18各種三態(tài)邏輯門的符號圖3-19三態(tài)門應(yīng)用圖3-20CMOS反相器NMOS管的柵源開啟電壓UTN為正值，PMOS管的柵源開啟電壓是負值，3.3MOS集成邏輯門3.3.1.CMOS反相器圖3-21CMOS反相器的電壓傳輸特性CMOS反相器的主要特性

從以上分析看出，CMOS電路有以下特點：

①靜態(tài)功耗低。CMOS反相器穩(wěn)定工作時總是有一個MOS管處于截止狀態(tài)，流過的電流為極小的漏電流，因而靜態(tài)功耗很低，有利于提高集成度。

②抗干擾能力強。由于其閾值電壓UT=1/2UDD，在輸入信號變化時，過渡區(qū)變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等。約為0.45UDD。同時，為了提高CMOS門電路的抗干擾能力，還可以通過適當提高UDD的方法來實現(xiàn)。這在TTL電路中是辦不到的。③電源電壓工作范圍寬，電源利用率高。CMOS反相器的輸出電壓擺幅大，UOH=UDD,UOL=0V，因此電源利用率很高。CMOS非門傳輸延遲較大，且它們均與電源電壓有關(guān)。表3-2列出了溫度為25℃、負載電容為50pF時，不同電源電壓下CMOS非門的傳輸延遲和功耗。由表可見，電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。3.3.2、CMOS邏輯門CMOS與非門①A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出Y為高電平。②只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。3.4集成門電路使用中的實際問題1.TTL電路與CMOS電路的接口TTL電路和CMOS電路接口時，無論是用TTL電路驅(qū)動CMOS電路還是用CMOS電路驅(qū)動TTL電路，驅(qū)動門都必須為負載門提供合乎標準的高、低電平和足夠的驅(qū)動電流。表3-5TTL、CMOS電路的輸入、輸出特性參數(shù)1)用TTL電路驅(qū)動CMOS電路①當用TTL電路驅(qū)動4000系列和HC系列CMOS電路時，必須設(shè)法將TTL電路的輸出高電平提升到3.5V以上。此時可以在TTL電路的輸出端接一個上拉電阻(例如3.3kΩ)至電源UCC(+5V)。此時，CMOS電路相當于一個同類TTL電路的負載。如果CMOS電路的電源較高，TTL的輸出端仍可接一上拉電阻，但需使用集電極開路門(如T1006)電路，如圖3-2