第6章時序邏輯電路

第六章時序邏輯電路6.1時序邏輯電路的分析6.1.1時序邏輯電路的結構及特點在數字系統(tǒng)中，邏輯電路可分為組合邏輯電路和時序邏輯電路兩大類。組合邏輯電路的特點是輸出只與當前的輸入有關，與電路以前的狀態(tài)無關；時序電路在某一時刻的輸出不僅與當前時刻的輸入有關，而且還與電路的歷史狀態(tài)有關，也就是說時序邏輯電路具有記憶功能，其記憶功能是通過觸發(fā)器電路實現的。第六章時序邏輯電路6.1.2時序邏輯電路的分類同步時序邏輯電路中，電路的狀態(tài)是在統(tǒng)一的時鐘信號的控制下同時變化的，如果沒有時鐘信號，即使輸入信號發(fā)生變化，電路的狀態(tài)也不會改變。時序邏輯電路可以分為兩大類：同步時序邏輯電路和異步時序邏輯電路。6.1.3同步時序邏輯電路分析第六章時序邏輯電路時序邏輯電路的分析是根據給定的電路，寫出它的方程、列出狀態(tài)轉換表、畫出狀態(tài)轉換表和時序圖，然后分析電路的功能。在分析時序電路時，可不考慮時鐘條件。同步時序電路分析的一般步驟：（1）從給定的邏輯電路圖中寫出各觸發(fā)器的驅動方程（即每一觸發(fā)器輸入控制端的函數表達式）和輸出方程；第六章時序邏輯電路（2）將驅動方程代入相應觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程（也稱為次態(tài)方程），從而得到由這些狀態(tài)方程組成的整個時序電路的狀態(tài)方程組；（3）將電路現態(tài)的各種取值代入狀態(tài)方程和輸出方程，求出相應的次態(tài)和輸出，從而列出狀態(tài)轉換表；（4）分析電路的功能，畫出電路的狀態(tài)轉換圖和時序圖；（5）判斷電路能否自啟動。能自啟動：存在無效狀態(tài)，但無效狀態(tài)之間沒有第六章時序邏輯電路形成循環(huán)，電路能進入有效狀態(tài)。不能自啟動：無效狀態(tài)間形成循環(huán)而不能進入有效狀態(tài)。[例6.1]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉換圖和時序圖。例6.1時序邏輯電路第六章時序邏輯電路

第六章時序邏輯電路

(3)將電路現態(tài)的各種取值代入狀態(tài)方程（6.7）和輸出方程（6.4）得狀態(tài)轉換表。

第六章時序邏輯電路

例6.1所得的狀態(tài)轉換表第六章時序邏輯電路（4）分析電路的功能，畫電路的狀態(tài)轉換圖和時序圖1）電路的功能由表可見：電路在輸入第6個脈沖CP后返回原來狀態(tài)000，同時在Y端輸出一個進位脈沖下降沿。以后再輸入脈沖，將重復上述過程。該電路能是對輸入脈沖CP進行六進制計數，并在Y端輸出脈沖下降沿作為進位輸出信號。所以，此時序電路為六進制計數器。第六章時序邏輯電路2)狀態(tài)轉換圖例6.1中的狀態(tài)轉換圖3)時序圖由狀態(tài)轉換表同樣可得時序圖例6.1中的時序圖第六章時序邏輯電路(5)判斷電路能否自啟動由狀態(tài)轉換表可知，電路中的無效狀態(tài)為：110和111。將無效狀態(tài)帶入狀態(tài)方程（6.7）和輸出方程（6.4），可知，從無效狀態(tài)可以進入有效狀態(tài)，無效狀態(tài)間不能形成死循環(huán)，所以，該電路能夠自啟動。例6.1中含無效狀態(tài)的狀態(tài)轉換圖第六章時序邏輯電路在異步時序邏輯電路中，觸發(fā)器的狀態(tài)變化不是同時發(fā)生的，這種電路中沒有統(tǒng)一的時鐘信號或者只有部分觸發(fā)器有統(tǒng)一的時鐘信號，任何輸入信號的變化都可能引起異步時序邏輯電路狀態(tài)的立刻發(fā)生變化。6.1.4異步時序邏輯電路分析分析異步時序電路時需寫出時鐘方程，并特別注意各觸發(fā)器的時鐘條件何時滿足，具體分析過程比同步時序電路復雜。第六章時序邏輯電路[例6.2]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉換圖和時序圖。解：由圖可見，JK觸發(fā)器不都受時鐘信號CP的控制，所以，該電路為異步時序邏輯電路。分析如下：(1)寫出各觸發(fā)器的時鐘方程、驅動方程和輸出方程:第六章時序邏輯電路

第六章時序邏輯電路(2)將驅動方程代入相應JK觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程，即將式（6.8）、（6.10）帶入式（6.6），可得各狀態(tài)方程：

(3)將電路現態(tài)的各種取值代入狀態(tài)方程（6.11）和輸出方程（6.9）得狀態(tài)轉換表。第六章時序邏輯電路

設電路初始狀態(tài)為Q2Q1Q0=000，利用[例6.2]中的分析法，可得其狀態(tài)轉換表如表所示：例6.2所得的狀態(tài)轉換表第六章時序邏輯電路4）分析電路的功能，畫電路的狀態(tài)轉換圖和時序圖1）電路的功能由表可見：此電路構成異步五進制計數器，并由Y輸出進位脈沖信號的下降沿。2)狀態(tài)轉換圖例6.2中的狀態(tài)轉換圖第六章時序邏輯電路3)時序圖由狀態(tài)轉換表同樣可得時序圖例6.2中的時序圖第六章時序邏輯電路6.2集成計數器計數器是一種對輸入脈沖進行計數的時序邏輯電路。計數器不僅可以計數，還可以實現分頻、定時和執(zhí)行數字運算等功能。計數器的種類很多，可按以下方式進行分類:(1)按計數進制分類，可以分為二進制計數器、十進制計數器和任意進制計數器。(2)按計數器中的時鐘控制方式不同，可分為同步計數器和異步計數器。第六章時序邏輯電路(3)按計數增減分類，可以把計數器分為加法計數器、減法計數器和可逆計數器。6.2.1異步二進制加法計數器觸發(fā)器構成的異步二進制加法計數器第六章時序邏輯電路

第六章時序邏輯電路異步二進制加法計數器時序圖用觸發(fā)器實現異步二進制計數器的連接方式：將觸發(fā)器接成T’觸發(fā)器，然后級聯，將計數脈沖，CP從最低位時鐘端輸入，其他各位時鐘端接法如表所示。第六章時序邏輯電路計數器的連接方式6.2.2同步二進制計數器JK觸發(fā)器組成的同步二進制加法計數器第六章時序邏輯電路

同步二進制加法計數器，將觸發(fā)器接成T觸發(fā)器，各觸發(fā)器都用計數脈沖CP觸發(fā)，最低位觸發(fā)器的T輸入為1，其他觸發(fā)器的T輸入為其低位各觸發(fā)器輸出信號相與，進位輸出信號Y為所有T觸發(fā)器輸出信號相與。第六章時序邏輯電路6.2.3集成計數器常用TTL型MSI計數器第六章時序邏輯電路（1）74LS29074LS290是二—五—十進制異步計數器，其引腳圖、簡化結構框圖如圖所示。

它包含兩個獨立的下降沿觸發(fā)的計數器，即模2(二進制)和模5(五進制)計數器，第六章時序邏輯電路74LS290的功能如下表所示第六章時序邏輯電路

如圖(a)所示，當計數脈沖從CP0輸入，CP1不加信號時，Q0端輸出2分頻信號，即實現二進制計數。當CP0不加信號，計數脈沖從CP1輸入時，Q3Q2Q1端輸出實現五進制計數（如圖(b)）。(a)一位二進制計數器(b)異步模5計數器第六章時序邏輯電路[例6.3]試用74LS290實現十進制計數器解：分析：因為74LS290具有一個模2和一個模5計數器，所以，只需將兩個計數器級聯即可得到十進制計數器。（a）8421BCD碼接法（b）8421BCD碼接法74LS290構成的十進制計數器第六章時序邏輯電路

要實現十進制計數，可以先模2計數后模5計數，如圖（a）所示，由Q3Q2Q1Q0輸出，最高位Q3作進位輸出，為8421BCD碼接法；也可如圖（b）所示，先模5計數，后模2計數，由Q0Q3Q2Q1輸出，最高位Q0作進位輸出，為5421BCD碼接法。(2)4位二進制同步計數器74LS16174LS161是4位二進制(模16=24)同步計數器，具有計數、保持、預置、清0功能，其傳統(tǒng)邏輯符號如下圖所示。第六章時序邏輯電路(a)引腳(b)邏輯符號74LS161引腳和邏輯功能圖CP為計數脈沖輸入端，為清0端，是置數端，和是工作狀態(tài)控制端，～是并行輸入數據端，為進位信號輸出端，～是計數器狀態(tài)輸出端，其中，為最高位，為最低位。第六章時序邏輯電路4位同步二進制計數器74LS161的功能表74LS161的功能表如下表所示4位二進制同步計數器74LS163與74LS161的唯一區(qū)別在于74LS163是同步清零的，而74LS161是異步清0的。第六章時序邏輯電路[例6.3]試分別利用CT74LS161和CT74LS163的清0功能構成六進制計數器。解：1）利用74LS161的置0功能構成六進制計數器分析：因為74LS161為異步清0，即只要清0端的電平有效，計數器立刻清零。因此，應在輸入第6個CP脈沖后，用S6=0110作為控制信號去產生清零信號，然后加到異步清0端，使計數器立即清0。①寫出清零控制信號的二進制代碼，即S6=0110；第六章時序邏輯電路

利用74LS161清0功能構成六進制計數器第六章時序邏輯電路利用清0法構成N進制同步計數器的步驟：①寫出需要反饋清0信號時所對應的計數狀態(tài)，異步清0計數器所對應的計數狀態(tài)為SN，同步清0計數器所對應的計數狀態(tài)為SN-1；②寫出反饋清0函數，即根據SN（異步，同步為SN-1）和置0端的有效電平寫出清0輸入信號的表達式；③畫連線圖，注意反饋清0函數的連線方法。第六章時序邏輯電路

第六章時序邏輯電路③畫連線圖，如圖所示。利用74LS163清0功能構成六進制計數器第六章時序邏輯電路利用清0法構成N進制同步計數器的步驟：①寫出需要反饋清0信號時所對應的計數狀態(tài)，異步清0計數器所對應的計數狀態(tài)為SN，同步清0計數器所對應的計數狀態(tài)為SN-1；②寫出反饋清0函數，即根據SN（異步，同步為SN-1）和置0端的有效電平寫出清0輸入信號的表達式；③畫連線圖，注意反饋清0函數的連線方法。第六章時序邏輯電路利用置數法構成N進制同步計數器的步驟大致：①確定N進制計數器需用的N個計數狀態(tài)，并確定預置數；②寫出加反饋置數時所對應的計數器狀態(tài)，異步置數時，寫出SN對應的二進制代碼，同步置數時，寫出SN-1對應的二進制代碼；③寫出反饋置數函數，根據SN(或SN-1)和置數端的有效電平寫出置數信號的邏輯表達式；④畫連線圖。第六章時序邏輯電路[例6.4]試利用74LS161的同步置數功能構成六進制計數器。解：①確定該六進制計數器所用的計數狀態(tài)，并確定預置數選擇選擇計數狀態(tài)為0000~0101，取置數輸入信號為D3D2D1D0=0000。②由于74LS161是同步置數，所以，需要寫出SN-1的二進制代碼SN-1=S6-1=S5=0101第六章時序邏輯電路

(a)“0000~0101”計數(b)“0100~0101”計數

如果置數輸入信號為D3D2D1D0=0100，則計數狀態(tài)為0100~1001?？傻昧M制計數器如圖（b）。第六章時序邏輯電路(3)同步十進制計數器74LS160

同步與異步二進制計數器的異同一樣，同步與異步十進制計數器的功能和工作波形相同，但時鐘控制方式及電路構成不同。第六章時序邏輯電路6.3用集成計數器實現時序邏輯電路6.3.1用集成計數器實現大容量計數器將模M1、M2、…、Mm的計數器串接起來(稱為計數器的級聯)，可獲得模N小于M1?M2?…?Mm的大容量N進制計數器?？蓪善?4LS161級聯組成8位二進制（256進制）同步加法計數器。第六章時序邏輯電路如下圖所示，電路為并行進位方式的接法。如下圖所示電路是串行進位方式的接法第六章時序邏輯電路[例6.5]用兩片74LS161構成42進制同步計數器。

第六章時序邏輯電路6.3.2用集成計數器實現順序脈沖發(fā)生器數字電路中，能產生一組在時間上有一定先后順序的脈沖信號的電路稱為順序脈沖發(fā)生器，也稱節(jié)拍脈沖發(fā)生器。4位序列脈沖發(fā)生器的時序圖如圖所示。4位序列脈沖發(fā)生器的時序圖第六章時序邏輯電路把集成計數器74LS161和3線-8線譯碼器74LS138結合起來，可以構成8輸出的MSI順序脈沖發(fā)生器。74LS161構成的順序脈沖發(fā)生器第六章時序邏輯電路其時序圖如下圖74LS161構成的順序脈沖發(fā)生器時序圖第六章時序邏輯電路6.3.3用集成計數器實現序列信號發(fā)生器序列信號發(fā)生器是能夠產生一組特定的串行數字信號的電路，它可以用移位寄存器或計數器實現。常見的序列信號發(fā)生器使用計數器和數據選擇器組成。產生8位序列信號11010001的序列新號發(fā)生如右圖所示。用計數器和數據選擇器組成的序列信號發(fā)生器第六章時序邏輯電路6.4寄存器寄存器用于存儲數據，是由一組具有存儲功能的觸發(fā)器構成的。一個觸發(fā)器可以存儲1位二進制數，要存儲n位二進制數需要n個觸發(fā)器。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩類?；炯拇嫫髦荒懿⑿兴腿霐祿?，需要時也只能并行輸出。移位寄存器具有數據移位功能。第六章時序邏輯電路6.4.1基本寄存器基本寄存器中的觸發(fā)器只具有置1和置0功能。用基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器均可實現。

右圖為用邊沿D觸發(fā)器組成的4為寄存器。第六章時序邏輯電路下表為基本寄存器74LS175的邏輯功能表第六章時序邏輯電路6.4.2移位寄存器移位寄存器不僅具有存儲功能，而且存儲的數據能夠在時鐘脈沖控制下逐位左移或者右移。

根據移位方式的不同，移位寄存器分為單向移位寄存器和雙向移位寄存器兩大類。(1)單向移位寄存器(a)右移寄存器第六章時序邏輯電路(b)左移寄存器

以右移寄存器為例，當CP上升沿到來，串行輸入端Di送數據入FF0中，FF1～FF3接受各自左邊觸發(fā)器的狀態(tài)，即FF0～FF2的數據依次向右移動一位。