數(shù)字電子技術(shù)課件5

3.1概述主要要求：

了解邏輯門電路的作用和常用類型。

理解高電平信號(hào)和低電平信號(hào)的含義。

第3章邏輯門電路TTL即Transistor-TransistorLogicCMOS即ComplementaryMetal-Oxide-Semiconductor

一、門電路的作用和常用類型按功能特點(diǎn)不同分普通門(推拉式輸出)

CMOS傳輸門

輸出開路門三態(tài)門門電路(GateCircuit)指用以實(shí)現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。是構(gòu)成數(shù)字電路的基本單元之一按邏輯功能不同分

與門

或門

非門

異或門

與非門

或非門

與或非門

按電路結(jié)構(gòu)不同分

TTL

集成門電路

CMOS

集成門電路輸入端和輸出端都用三極管的邏輯門電路。

用互補(bǔ)對(duì)稱MOS管構(gòu)成的邏輯門電路。二、高電平和低電平的含義

高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。

高電平信號(hào)是多大的信號(hào)？低電平信號(hào)又是多大的信號(hào)？10高電平低電平正邏輯體制01高電平低電平負(fù)邏輯體制iB愈大于IB(Sat)，則飽和愈深。注意：飽和后iC基本上為恒值，UCE(Sat)

<0.3V。開關(guān)工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

三極管作為開關(guān)使用時(shí)必須工作在截止區(qū)和飽和區(qū)。截止區(qū)相當(dāng)于開關(guān)斷開；飽和區(qū)相當(dāng)于開關(guān)閉合。C

E

B

SBD

B

C

E

在普通三極管的基極和集電極之間并接一個(gè)肖特基勢(shì)壘二極管(簡(jiǎn)稱SBD)。BCSBD抗飽和三極管的開關(guān)速度高

抗飽和三極管簡(jiǎn)介SBD的兩大優(yōu)勢(shì)：（1）SBD導(dǎo)通電壓只有0.4V而非0.7V，因此UBC=0.4V時(shí)，SBD便導(dǎo)通，使UBC鉗在0.4V上，降低了飽和深度。（2）SBD沒有電荷存儲(chǔ)效應(yīng)，其開關(guān)時(shí)間可忽略。主要要求：

了解TTL與非門的電路組成、工作原理、

主要應(yīng)用，掌握其使用特性。3.3

TTL集成邏輯門電路

了解其它功能的TTL門電路的邏輯功能、

主要應(yīng)用。一、TTL與非門(一)TTL與非門的工作原理輸入級(jí)中間級(jí)輸出級(jí)CT74S系列與非門電路1、電路結(jié)構(gòu)

RB、RC和V6所構(gòu)成的有源泄放電路的作用是提高開關(guān)速度，它們不影響與非門的邏輯功能，因此下面分析中不予考慮。2、工作原理0.3V3.6V3.6V

輸入端有一個(gè)或數(shù)個(gè)為低電平時(shí)，輸出高電平。輸入低電平端對(duì)應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1=0.7V+0.3V=1VV1管其他發(fā)射結(jié)因反偏而截止。因?yàn)榭癸柡腿龢O管V1的集電結(jié)導(dǎo)通電壓為0.4V，而V2、V5發(fā)射結(jié)導(dǎo)通電壓為0.7V，因此要使V1集電結(jié)和V2、V5發(fā)射結(jié)導(dǎo)通，必須uB1≥1.8V。這時(shí)V2、V5截止。1V2、工作原理0.3V3.6V3.6V

輸入端有一個(gè)或數(shù)個(gè)為低電平時(shí)，輸出高電平。輸入低電平端對(duì)應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1=0.7V+0.3V=1VV1管其他發(fā)射結(jié)因反偏而截止。這時(shí)V2、V5截止。截止截止

uC2

VCC=5V，5VV3、V4導(dǎo)通。導(dǎo)通導(dǎo)通uO=

5V

-

0.7

V

-

0.7

V

=

3.6

V。因此，輸入有低電平時(shí)，輸出為高電平。1V2、工作原理

輸入均為高電平時(shí)，輸出低電平。3.6V3.6V3.6V因此，V1發(fā)射結(jié)反偏而集電極正偏，處于倒置狀態(tài)。1.8V倒置放大VCC經(jīng)

R1使V1集電結(jié)和V2、V5發(fā)射結(jié)導(dǎo)通，使uB1=1.8V。這時(shí)V2、V5飽和。飽和飽和1V使V3導(dǎo)通，而V4截止。截止導(dǎo)通uO=UCE5(sat)0.3VuC2=UCE2(sat)+uBE5=0.3V+0.7V=1V因此，輸入均為高電平時(shí)，輸出為低電平。綜上所述,該電路實(shí)現(xiàn)了與非邏輯功能,即2、工作原理注意：輸入端懸空相當(dāng)于輸入高電平。(二)TTL與非門的使用特性1.輸出高電平和輸出低電平（1）輸出高電平UOH。當(dāng)與非門輸入端有低電平UIL時(shí)，輸出高電平UOH。不同型號(hào)與非門輸出的高電平是不同的。此外，當(dāng)與非門外接負(fù)載個(gè)數(shù)增多時(shí)，輸出的高電平也會(huì)下降。對(duì)于TTL與非門，輸出高電平UOH在2.4~3.6V之間時(shí)，認(rèn)為是合格的。（2）輸出低電平UOL。當(dāng)與非門輸入端都為高電平UIH時(shí)，輸出低電平UOL。對(duì)于TTL與非門，輸出低電平UOL在0~0.5V之間時(shí)，認(rèn)為是合格的。2.關(guān)門電平和開門電平關(guān)門電平UOFF輸出電壓為高電平UOH的下限值UOH(min)時(shí),對(duì)應(yīng)的輸入電壓值稱為關(guān)門電平。顯然，只有當(dāng)uI<UOFF時(shí)，與非門才關(guān)閉，輸出高電平。對(duì)于TTL與非門，UOFF在0.8-1.0V之間。開門電平UON(二)TTL與非門的使用特性輸出電壓為低電平UOL的上限值UOL(max)時(shí),對(duì)應(yīng)的輸入電壓值稱為開門電平。顯然，只有當(dāng)uI>UON時(shí)，與非門才開通，輸出低電平。對(duì)于TTL與非門，UON在1.4-1.8V之間。3.輸入噪聲容限輸入信號(hào)上疊加的噪聲電壓只要不超過允許值，就不會(huì)影響電路的正常邏輯功能，這個(gè)允許值稱為噪聲容限。噪聲容限越大，抗干擾能力越強(qiáng)。(二)TTL與非門的使用特性輸入低電平噪聲容限UNL當(dāng)輸入低電平UIL時(shí)，只要其上疊加正向噪聲電壓后的值不超過關(guān)門電平UOFF，則輸出仍保持高電平。

UNL=UOFF–UIL

可見，UNL越大，說明門電路輸入低電平時(shí)，抗正向干擾的能力越強(qiáng)。輸入高電平噪聲容限UNH當(dāng)輸入高電平UIH時(shí)，只要其上疊加負(fù)向噪聲電壓后的值不小于開門電平UON，則輸出仍保持低電平。

UNH=UIH–UON

可見，UNH越大，說明門電路輸入高電平時(shí)，抗負(fù)向干擾的能力越強(qiáng)。4.輸入低電平電流和輸入高電平電流輸入低電平電流IIL（也叫輸入短路電流）輸入高電平電流IIH（也稱為輸入漏電流）當(dāng)與非門一個(gè)輸入端接低電平（或接地）而其它輸入端都懸空時(shí)，則流出低電平輸入端的電流。當(dāng)與非門一個(gè)輸入端接高電平而其它輸入端都懸空時(shí)，則流入高電平輸入端的電流。5.負(fù)載能力和扇出系數(shù)負(fù)載電流流入與非門的輸出端。負(fù)載電流從與非門的輸出端流向外負(fù)載。通常按照負(fù)載電流的流向?qū)⑴c非門負(fù)載分為

灌電流負(fù)載拉電流負(fù)載帶灌電流負(fù)載門的個(gè)數(shù)稱輸出低電平扇出系數(shù)NOL=IOL(max)IIL帶拉電流負(fù)載門的個(gè)數(shù)稱輸出高電平扇出系數(shù)NOH=IOH(max)IIH扇出系數(shù)越大，帶負(fù)載能力越強(qiáng)。由于三極管存在開關(guān)時(shí)間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時(shí)，輸出脈沖將延遲一定時(shí)間。輸入信號(hào)UOm0.5UOm0.5UImUIm輸出信號(hào)6.傳輸延遲時(shí)間輸入電壓波形下降沿0.5UIm處到輸出電壓上升沿0.5Uom處間隔的時(shí)間稱截止延遲時(shí)間tPLH。

輸入電壓波形上升沿0.5UIm處到輸出電壓下降沿0.5Uom處間隔的時(shí)間稱導(dǎo)通延遲時(shí)間tPHL。平均傳輸延遲時(shí)間tpd

tPHLtPLHtpd越小，則門電路開關(guān)速度越高，工作頻率越高。0.5UIm0.5UOm7.靜態(tài)功耗與功耗-延遲積