第2章-28086工作模式、基本時序

2.3.58086微處理器最大/最小模式配置8086CPU有兩種工作模式：一種稱為最小工作模式，此時MN/MX信號接+5V。在這種模式下，系統(tǒng)中只允許有一塊CPU，所有指令都由該CPU執(zhí)行，從而構成一個單處理機系統(tǒng)，所有控制信號由CPU引腳產生；另一種稱為最大工作模式，此時MN/MX信號接地（GND）。在這種模式下，系統(tǒng)中可有多個處理機或協處理機，構成多處理機結構，這時CPU將利用專用的接口芯片來產生控制信號。11、最小工作模式下的系統(tǒng)配置

=1接+5VMN/MXVCC8086CPU74LS373GDD74LS245DT/RGAB

RAMI/OI/O設備

CBBHE/S7DENDT/RRDWRIOA16~A19ALEAD0~AD15MN/MXCLKREADYRESETM/8284ARESABDB21110181716151413121234567898284AAEN1AEN2ASYNCRDY2RDY1CSYNCRESX2X1EFIE/CREADYPCLKRESETOSCCLKVCCGND（1）時鐘發(fā)生電路

8086系統(tǒng)中使用的時鐘電路主要由一片8284A時鐘發(fā)生器提供。8284A向CPU主要提供三個信號，第一個是系統(tǒng)工作的主時鐘信號CLK，用于驅動CPU工作；第二個是復位信號RESET，向CPU提供復位；第三個是就緒控制信號READY，當外部器件準備好后向CPU發(fā)出就緒信號。

3（2）地址鎖存電路8086為了實現AD0-15引腳的復用功能，須使用地址鎖存電路。鎖存電路的功能是在8086總線操作周期的后幾個時鐘（T2～T4），保持待訪問的內存或I/O接口上的地址信息。在8086中常用的地址鎖存器為74LS373/273、Intel8282/8283等。4Q2D2Q4D3Q3D5D3736D8D7D5Q8Q6Q7QOEG1D1Q4（3）數據收發(fā)電路用于對數據信息進行緩沖驅動，并控制數據的發(fā)送和接收方向。在CPU的DT/R信號的控制下，數據收發(fā)電路能夠進行雙向的數據緩沖。8086系統(tǒng)中常用的數據收發(fā)芯片有74LS245、Intel8286/8287等。1G2GA2A4A3A5A6A8A7A1B2B4B3B5B6B8B7B1DT/RG24552、最大工作模式下的系統(tǒng)配置

8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O設備CBBHE/S7S0S1S2A16~A19

AD0~AD15MN/MXCLKREADYRESET8284ARESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDBMN/MX=0接GND，控制總線由8288總線控制器產生。6（1）不同狀態(tài)下8288對應的輸出命令信號

000

中斷響應001

讀I/O010

寫I/O011

暫停100

取指101

讀存儲器110

寫存儲器111

無效S2S1S0INTAMRDCIORCAIOWCIOWCMRDCMWTCAMWC7用于輸出中斷響應讀I/O信號寫I/O信號I/O寫超前控制信號讀存儲器信號寫存儲器信號存儲器寫超前控制信號INTAMRDCIORCAIOWCIOWCMWTCAMWC8288各輸出命令信號的功能

MCE/PDENINTA狀態(tài)設碼器命令信號發(fā)生器控制邏輯控制信號發(fā)生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWCMCE/PDENINTA狀態(tài)譯碼器命令信號發(fā)生器控制邏輯控制信號發(fā)生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC輸出命令信號8MCE/PDENINTA狀態(tài)設碼器命令信號發(fā)生器控制邏輯控制信號發(fā)生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC8086控制邏輯（2）8288控制邏輯

8288的工作受輸入控制信號控制，控制信號包括IOB、、CEN和CLK，其功能是使8288與CPU保持同步工作。

AEN9地址使能信號，當8288處于系統(tǒng)總線方式下（IOB=0），用于多總線同步。該信號保持低電平115ns后，8288開始輸出控制信號。

AEN：CEN：8288片選有效信號，用于多片8288協調工作。CEN=1，該8288工作=0，該8288不工作CLK：時鐘信號，通常由系統(tǒng)時鐘提供，同步控制信號的節(jié)拍。MCE/PDENINTA狀態(tài)設碼器命令信號發(fā)生器控制邏輯控制信號發(fā)生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWCIOB=0，系統(tǒng)總線工作方式=1，I/O總線工作方式IOB：總線工作方式信號，決定該8288的工作方式。10（3）8288輸出控制信號

8288在進行總線讀寫控制中，需要提供相應的地址鎖存、數據使能及方向控制等信號。8288提供的信號包括ALE、DEN、DT/R和MCE/PDEN。ALE：地址鎖存允許信號DEN：數據使能信號DT/：數據收發(fā)方向信號RMCE/：主設備使能/外設數據允許，復用信號

PDENMCE/PDENINTA狀態(tài)譯碼器命令信號發(fā)生器控制邏輯控制信號發(fā)生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC11最小工作模式

（2）控制總線由CPU引腳直接產生。（3）用于構成單處理機小型系統(tǒng)。（1）MN/MX=1最大最小工作模式比較最大工作模式

（2）控制總線由8288總線控制器產生。（3）用于構成多處理機和數學協處理器大型系統(tǒng)。（1）MN/MX=0主存I/OI/O設備CPU245373DBABCB8288系統(tǒng)總線MN/MX主存I/OI/O設備CPU245373DBABCB系統(tǒng)總線MN/MXVCC122.48086微處理器的基本工作時序

時鐘周期T：CPU工作的時間脈沖。由時鐘發(fā)生電路提供，每個時間脈沖的間隔時間為時鐘周期?？偩€周期：每4個時鐘周期完成一次總線操作，即一個操作數的讀/寫操作，稱為總線周期。指令周期：完成一條指令的時間，由整數個總線周期構成，指令功能不同其指令周期長度不等?？臻e周期TI：無總線操作時進入空閑周期，插入的個數與指令有關。等待周期TW：當被操作對象無法在3個時鐘周期內完成數據讀寫操作時，在總線周期中插入等待周期。2.4.1時鐘周期、總線周期和指令周期132.4.28086最小模式基本時序1．總線讀周期8086CPU進行存儲器或I/O端口讀操作時，總線進入讀周期，時序如下：142.總線寫周期當8086CPU進行存儲器或I/O接口寫操作時，總線進入寫周期，時序如下：153．中斷響應周期當8086的INTR引腳上有高電平信號，則中斷標志IF=1時，8086CPU在執(zhí)行完當前指令后，進入中斷響應周期。響應中斷時CPU將執(zhí)行兩個中斷響應周期。164．總線響應周期當系統(tǒng)中有其它的總線主設備請求總線控制時，CPU進入總線響應周期。175．系統(tǒng)復位周期8086CPU的RESET引腳，可以用來啟動或再啟動系統(tǒng)。復位操作可以讓CPU進入一個確定狀態(tài)，從而執(zhí)行預定程序，使系統(tǒng)進入正常操作過程。182.4.38086最大模式時序在最大模式下系統(tǒng)總線上的時序基本與最小模式相同，主要區(qū)別有以下幾點：1）控制信號不同在最大模式下，ALE、DEN（注意不是）和DT/信號是由總線控制器8288發(fā)出的，而在最小模式下ALE、和DT/信號由8086CPU直接發(fā)出。同時數據允許信號電平值相反，一個是高電平有效、一個是低電平有效。2）命令信號由總線周期狀態(tài)信號控制8288產生。在總線時序中最小模式下的M/信號將由