第06章總線系統(tǒng)

總線的概述總線的結構總線接口總線的仲裁，通信控制第六章系統(tǒng)總線總線的概述定義：構成計算機系統(tǒng)的互連機構，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。計算機系統(tǒng)中的總線分類（按連接部件的不同分）：

1）內部總線：CPU內部連接各寄存器及運算部件之間的總線；

2）系統(tǒng)總線：CPU同計算機系統(tǒng)的其他功能部件，如存儲器、I/O接口等互相連接的總線。按系統(tǒng)傳輸信息的不同分：數(shù)據(jù)總線，地址總線，控制總線；

3)I/O總線：中、低速I/O設備之間互相連接的總線；1）波特率：每秒鐘通過信道傳輸?shù)亩M制位數(shù)2）比特率：每秒鐘通過信道傳輸?shù)挠行ФM制位數(shù)

假設數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10個數(shù)據(jù)位(起始位、停止位、8個數(shù)據(jù)位)，問傳送的波特數(shù)是多少?比特率是多少？解答：每秒波特數(shù)為：10位×120/秒=1200波特，波特率為1200b/s比特率為：1200×8/10＝960b/s基本概念3）傳送寬度：獲得總線使用權后，在一次總線操作中通過總線傳送的數(shù)據(jù)位數(shù)。4）總線周期：一次總線操作所需要的時間5）總線帶寬（數(shù)據(jù)傳輸率）：每秒傳送的字節(jié)數(shù)=傳送寬度/(8*總線周期)，一般用MB/S為單位例：(1)某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，則總線帶寬是多少?1)設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B，Dr=D×f=8B×66×1000000/s=528MB/s得出結論：總線時鐘頻率越高，傳送的寬度越寬，那么總線的帶寬就越大。解答總線的結構1、單總線結構：用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設備，叫做單總線結構。優(yōu)點：允許I/O設備之間或I/O設備與內存之間直接交換信息，只需要CPU分配使用權。各大功能部件分時享用總線資源缺點：全部系統(tǒng)的部件連接在一組總線上，總線的負載很重。2、以存儲器為中心雙總線結構：CPU和主存之間專門設置了一組高速的內存總線，使CPU可通過專用總線與存儲器交換信息，減輕了系統(tǒng)總線的負擔，同時主存仍可通過系統(tǒng)總線與外設之間實現(xiàn)DMA操作，而不必經(jīng)過CPU。當然這種雙總線系統(tǒng)以增加硬件為代價。3、三總線結構：在雙總線系統(tǒng)的基礎上增加I/O總線形成的。總線的結構通道實際上是一臺具有特殊功能的處理器，又稱為IOP(I/O處理器),它分擔了一部分CPU的功能，以實現(xiàn)對外設的統(tǒng)一管理及外設與主存之間的數(shù)據(jù)傳送系統(tǒng)總線：用于連接CPU與通道以及通道與存儲器之間的總線內存總線：用于CPU與內存之間傳送地址、數(shù)據(jù)和控制信息I/O總線：用于連接各種外設之間的總線。三總線結構1.最大存儲容量在單總線系統(tǒng)中，外設與內存統(tǒng)一編址，最大主存容量容易受到外設數(shù)量的影響。在雙總線系統(tǒng)中，對主存和外設進行存取的判斷是利用各自的指令操作碼。由于主存地址和外設地址出現(xiàn)于不同的總線上，所以存儲容量不會受到外圍設備多少的影響?？偩€的結構對計算機性能的影響2.指令系統(tǒng)在雙總線系統(tǒng)中，CPU對存儲總線和系統(tǒng)總線必須有不同的指令系統(tǒng)。在單總線系統(tǒng)中，訪問主存和I/O傳送可使用相同的操作碼，使用相同的指令，但它們使用不同的地址。3.吞吐量計算機系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。它取決于信息能夠多快地輸入內存，CPU能夠多快地取指令，數(shù)據(jù)能夠多快地從內存取出或存入，以及所得結果能夠多快地從內存送給一臺外圍設備?？偩€的結構對計算機性能的影響早期的總線內部結構：這些線按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。簡單總線結構的不足之處在于：第一CPU是總線上的唯一主控者。第二總線信號是CPU引腳信號的延伸，故總線結構緊密與CPU相關，通用性較差總線的內部結構當前流行的總線內部結構，分成如下四部分：1）數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。2）仲裁總線：包括總線請求線和總線授權線。3）中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。4）公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復位線以及加電或斷電的時序信號線等?？偩€的內部結構大多數(shù)計算機采用了分層次的多總線結構。在這種結構中，速度差異較大的設備模塊使用不同速度的總線，而速度相近的設備模塊使用同一類總線。pentium計算機主板的總線結構包含了下幾種總線：CPU總線：它是一個64位數(shù)據(jù)線和32位地址線的總線。PCI總線（外部設備互聯(lián)總線）

：用于連接高速的I/O設備模塊。通過“橋”芯片，上面與更高速的CPU總線相連，下面與低速的ISA總線相接。支持即插即用。ISA總線：pentium機使用該總線與低速I/O設備連接總線結構舉例鍵盤→鍵盤接口顯示器→顯示卡鼠標→串行接口網(wǎng)絡→網(wǎng)卡

打印機→并行接口音箱、麥可風→聲卡IDE2PentiumIII北橋440BX南橋PIIX4ECMOS&RTCUSB超級I/OIDE1COM1COM2LPT1L1CacheL2CachePCI插槽ISA插槽內存條ROMBIOS顯示器硬盤光驅軟驅鍵盤鼠標打印機MODEM顯卡ISA插槽PCI插槽AGP插槽北橋芯片組南橋芯片組內存插槽CPU插槽IDE接口軟驅接口并口連接器串口連接器ROMBIOS鼠標鍵盤USB接口主板電源插座CPU總線、PCI總線、ISA總線通過兩個“橋”芯片連成整體。橋芯片在此起到了信號速度緩沖、電平轉換和控制協(xié)議的轉換作用。通過橋將兩類不同的總線“粘合”在一起的技術特別適合于系統(tǒng)的升級換代。pentium個人機總線系統(tǒng)中有一個核心邏輯芯片組，簡稱PCI芯片組，它包括主存控制器和cache控制器芯片、北橋芯片和南橋芯片。數(shù)字計算機使用二進制數(shù)，它們或用電位的高、低來表示，或用脈沖的有、無來表示。計算機系統(tǒng)中，傳輸信息采用三種方式：串行傳送、并行傳送和分時傳送。但是出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。信息的傳送方式信息的傳送方式1.串行傳送在串行傳送時，被傳送的數(shù)據(jù)需要在發(fā)送部件進行并--串變換，這稱為拆卸；而在接收部件又需要進行串--并變換，這稱為裝配。

優(yōu)點：只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。2.并行傳送對每個數(shù)據(jù)位都需要單獨一條傳輸線。信息有多少二進制位組成，就需要多少條傳輸線，從而使得二進制數(shù)“0”或“1”在不同的線上同時進行傳送。

優(yōu)點：并行傳送一般采用電位傳送。由于所有的位同時被傳送，所以并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多。3、分時傳送采用總線復用方式，某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時間片，以便在不同的時間間隔中完成傳送地址和傳送數(shù)據(jù)的任務。分時傳送的另一種概念是共享總線的部件分時使用總線。信息的傳送方式定義：接口即I/O設備適配器，具體指CPU和主存、外圍設備之間通過總線進行連接的邏輯部件。接口部件在連接的兩個部件之間起著“轉換器”的作用，以便實現(xiàn)彼此之間的信息傳送。接口概念1.控制接口靠程序的指令信息來控制外圍設備的動作，如啟動、關閉設備等。2.緩沖接口在外圍設備和計算機系統(tǒng)其他部件之間用作為一個緩沖器，以補償各種設備在速度上的差異。3.狀態(tài)接口監(jiān)視外圍設備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)信息包括數(shù)據(jù)“準備就緒”、“忙”、“錯誤”等等，供CPU詢問外圍設備時進行分析之用。4.轉換接口可以完成任何要求的數(shù)據(jù)轉換，例如并－－串轉換或串－－并轉換，因此數(shù)據(jù)能在外圍設備和CPU之間正確地進行傳送。典型的接口通常具有如下功能：5.整理接口可以完成一些特別的功能，例如在需要時可以修改字計數(shù)器或當前內存地址寄存器6.程序中斷每當外圍設備向CPU請求某種動作時，接口即發(fā)生一個中斷請求信號到CPU。事實上，一個適配器必有兩個接口：

一是和系統(tǒng)總線的接口，CPU和適配器的數(shù)據(jù)交換一定的是并行方式；

二是和外設的接口，適配器和外設的數(shù)據(jù)交換可能是并行方式，也可能是串行方式。總線的仲裁提出問題：總線連接若干部件，在某時刻究竟允許哪個部件發(fā)送信息；如何知道信息已發(fā)送完畢；如何防止信息丟失；如何避免多個部件同時發(fā)送數(shù)據(jù)?？偩€上的設備，分為主設備和從設備，主設備有總線控制權，從設備只能響應總線命令，所以總線控制權的爭奪出現(xiàn)在主設備之間。解決方法（總線仲裁）：解決多個設備競爭使用總線的管理問題，由總線仲裁邏輯線路通過判別主設備的優(yōu)先使用權來完成。有分集中式仲裁，分布式仲裁。集中式仲裁

方式:每個功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請求信號線BR，一條是仲裁器送出的總線授權信號線BG1、菊花鏈式查詢方式主要特點：總線授權信號BG串行地從一個I/O接口傳送到下一個I/O接口。假如BG到達的接口無總線請求，則繼續(xù)往下查詢；假如BG到達的接口有總線請求，BG信號便不再往下查詢，該I/O接口獲得了總線控制權。離中央仲裁器最近的設備具有最高優(yōu)先級，通過接口的優(yōu)先級排隊電路來實現(xiàn)。優(yōu)點:只用很少幾根線就能按一定優(yōu)先次序實現(xiàn)總線仲裁，很容易擴充設備。缺點:對詢問鏈的電路故障很敏感，如果第i個設備的接口中有關鏈的電路有故障，那么第i個以后的設備都不能進行工作。查詢鏈的優(yōu)先級是固定的，如果優(yōu)先級高的設備出現(xiàn)頻繁的請求時，優(yōu)先級較低的設備可能長期不能使用總線。總線上的任一設備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設備。每個設備接口都有一個設備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設備地址相一致時，該設備置BS線為“1”，獲得了總線使用權，此時中止計數(shù)及查詢。2、計數(shù)器定時查詢（采用計數(shù)器控制總線使用權）計數(shù)器定時查詢舉例：1）設計數(shù)初值為00若BR1=1,則計數(shù)器為00時，由于BR0=0,所以BS0=0;計數(shù)器繼續(xù)計數(shù)到01，由于BR1=1,所以BS1=1,部件1占用總線，計數(shù)器停止計數(shù)。若BR0=BR1=1,則計數(shù)器為00時，由于BR0=1,所以BS0=1,部件0占用總線，計數(shù)器停止計數(shù)，部件1要等待。計數(shù)初值為00時，優(yōu)先級為：0〉1〉2〉32）計數(shù)初值為01時，優(yōu)先級為：1〉2〉3〉03）計數(shù)初值為10時，優(yōu)先級為：2〉3〉0〉14）計數(shù)初值為11時，優(yōu)先級為：3〉0〉1〉2每次計數(shù)可以從“0”開始，也可以從中止點開始。如果從“0”開始，各設備的優(yōu)先次序與鏈式查詢法相同，優(yōu)先級的順序是固定的。計數(shù)器的初值也可用程序來設置，這可以方便地改變優(yōu)先次序，使每個部件使用總線的機會均等。但這種靈活性是以增加設備地址線為代價的。計數(shù)器定時查詢總結每一個共享總線的設備均有一對總線請求線BRi和總線授權線BGi。當設備要求使用總線時，便發(fā)出該設備的請求信號。中央仲裁器中的排隊電路決定首先響應哪個設備的請求，給設備以授權信號BGi。3、獨立請求方式

優(yōu)點：響應時間快，確定優(yōu)先響應的設備所花費的時間少，用不著一個設備接一個設備地查詢。其次，對優(yōu)先次序的控制相當靈活，可以預先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽(禁止)某個請求的辦法，不響應來自無效設備的請求缺點：需要的控制線很多，增加了總線控制器的復雜性。獨立請求方式總線通信控制

問題提出:如何解決通信雙方知道傳輸?shù)拈_始和結束,以及通信雙方如何協(xié)調處理如何配合.解決方法:1、同步通信2、異步通信1、同步通信定義：采用一個統(tǒng)一的時鐘信號來協(xié)調發(fā)送和接收雙方的傳送定時關系。時鐘產生相等的時間間隔，每個間隔構成一個總線周期，在一個總線周期中，發(fā)送方和接收方可以進行一次數(shù)據(jù)傳送。傳送操作在規(guī)定的時間內進行。優(yōu)點：速度快，有較高的