第三章門電路

第三章門電路1.二極管門電路2.TTL門電路☆3.CMOS門電路二極管門電路的開關特性二極管與門二極管或門三極管的開關特性TTL反相器其它類型的TTL門電路MOS管的開關特性COMS反相器其它類型的CMOS門內容提要1下頁返回1.門電路的概念

用以實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路，通稱為邏輯門電路，簡稱門電路。常用的門電路在邏輯功能上有：與門、或門、非門、與非門、或非門、與或非門、異或門等。上頁3.1概述2下頁返回上頁在二值邏輯中，邏輯變量的取值不是１就是０，在數字電路中，與之對應的是：

電子開關的開和關兩種狀態(tài)。半導體二極管、三極管和MOS管，則是構成這種電子開關的基本開關元件。

2.邏輯變量與狀態(tài)開關3電平指一定的電壓范圍。高電平和低電平是兩種狀態(tài)，是兩個不同的可以截然區(qū)別開來的電壓范圍。

3.高、低電平與正、負邏輯例：TTL電路中，通常規(guī)定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。105V0V0.8V2V高電平下限低電平上限高、低電平如何獲得？輸入信號獲得高，低電平的基本原理輸出信號R

vOSvIVcc控制開關S4下頁返回上頁10正邏輯01負邏輯用１表示高電平用０表示低電平用0表示高電平用1表示低電平今后除非特別說明，本書中一律采用正邏輯。S斷開時，輸出高電平S接通時，輸出低電平在電子電路中用高、低電平分別表示二值邏輯的1和0

兩種邏輯狀態(tài)。5下頁返回上頁4.門電路的發(fā)展從分立元件到集成電路。從制造工藝上可以將目前使用的數字集成電路分為雙極型、單極型和混合型三種。集成電路優(yōu)點：體積小、重量輕、可靠性好。集成門電路：把構成門電路的元器件和連線都制作在一塊半導體芯片上，再封裝起來，便構成了集成門電路?，F(xiàn)在使用最多的是CMOS和TTL集成門電路。分立元件門電路：用分立的元件和導線連接起來構成的門電路。61.半導體二極管：將PN結用外殼封裝起來，并加上電極引線就構成了半導體二極管。PN結：采用不同的摻雜工藝，將P型半導體與N型半導體制作在同一硅片上，在它們的交界面形成PN結。半導體：根據物體導電能力的不同分為：導體、半導體和絕緣體。常用的半導體材料有：硅（Si）和鍺（Ge）均為4價元素。3.2

半導體二極管門電路3.2.1二極管的開關特性陰極陽極

(c)二極管的符號D7(a)N型半導體+5+3

(b)P型半導體N型半導體：在純凈的硅晶體中摻入五價元素（如磷）使之取代晶格中硅原子的位置，就形成了N型半導體。自由電子為多子。P型半導體：在純凈的硅晶體中摻入三價元素（如硼）使之取代晶格中硅原子的位置，就形成P型半導體?？昭槎嘧?。82.半導體二極管的伏安特性Uon為開啟電壓,硅管0.5V,鍺0.1V。反向擊穿電壓U(BR)

外加電壓大于開啟電壓時二極管才能導通。外加電壓大于反向擊穿電壓時二極管被擊穿，失去單向導電性。正向特性反向特性特點：非線性uiPN+–PN–+反向電流IS在一定電壓范圍內保持常數。端電壓溫度的電壓當量反向飽和電流電流Uon正向導通電壓：硅：0.7V，鍺：0.3V9

二極管外加正向電壓時導通，伏安特性很陡，可以等效為一個電壓源，電壓源的電壓為二極管的導通電壓。硅管：0.7V，鍺管0.3V，此時相當于開關閉合。二極管加反向電壓時截止，截止后反向漏電流很小，反向電阻很大（約幾百kΩ），可以近似看作是一個斷開的開關。截止時等效電路導通時等效電路Uon

1）靜態(tài)特性：開關穩(wěn)定地工作在某一狀態(tài)（開或關）時所呈現(xiàn)的特性。3.二極管靜態(tài)特性及開關等效電路單向導電性102）動態(tài)特性uDiDDRtt0iDuD0電壓：反向→正向正向導通電流稍微要滯后一點（要等到PN結建立起足夠的電荷梯度后才開始有擴散電流形成）正向→反向有較大的瞬態(tài)反向電流（因為PN結內尚有一定數量的存儲電荷，隨著存儲電荷的消散，反向電流迅速衰減并趨近于穩(wěn)態(tài)時的反向飽和電流）影響：限制了電路工作速度的提高。動態(tài)特性：開關在切換（開→關或關→開）時所呈現(xiàn)的特性。113.2.2二極管與門電路

1.電路2.工作原理設VCC＝+5VA、B為輸入信號VIH=3V,VIL=0V二極管的正向導通壓降為VDF=0.7V電路輸入與輸出電壓的關系ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V只要A、B中有一個為低電平（0V）,則相應的二極管導通.Y就為低電平（0.7V），即：只要AB=0，則Y=0。

只有A、B同時為高電平（3V），Y才為高電平（3.7V）,即：只有AB=1，才有Y=1。Y12用邏輯1表示高電平用邏輯0表示低電平ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.邏輯賦值并規(guī)定高低電平4.真值表ABY000010100111

二極管與門的真值表A、B全1，F(xiàn)才為1?？梢妼崿F(xiàn)了與邏輯Y=AB電平邏輯5.邏輯符號ABY13

3.2.3二極管或門電路

1.電路2.工作原理電路輸入與輸出電壓的關系ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號（+3V或0V）Y為輸出信號二極管正向導通壓降

VDF=0.7V只要A、B中有一個為高電平（3V），則相應的二極管導通，Y就為高電平（2.3V），即：只要A+B=1，則Y=1。只有A、B同時為低電平（0V），兩個二極管均截止，Y才為低電平（0V）,即：只有A+B=0，才有F=0,所以：Y=A+BY143.真值表ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見實現(xiàn)了或邏輯Y=A+BABY000011101111A、B有1，Y就為1。二極管或門的真值表4.邏輯符號題ABY說明：二極管門電路存在電平偏移問題。所以僅僅用二極管無法制作具有標準化輸出電平的電路。153.3三極管的開關特性（P109）1.半導體三級管的基本結構NNP基極發(fā)射極集電極NPN型BECBECPNP型PPN基極發(fā)射極集電極符號：BECIBIEICBECIBIEICNPN型三極管PNP型三極管16復習半導體二極管的開關特性截止時等效電路導通時等效電路Uon單向導電性17發(fā)射極是輸入回路、輸出回路的公共端共發(fā)射極電路輸入回路輸出回路

測量晶體管特性的實驗線路ICEBmAAVUCEUBERBIBECV++––––++2.半導體三級管的伏安特性曲線（以共射接法的電路為例）181）輸入特性特點:非線性死區(qū)電壓：硅管0.5V，鍺管0.1V。正常工作時發(fā)射結電壓：NPN型硅管

UBE0.6~0.7VPNP型鍺管

UBE0.2~0.3VIB(A)UBE(V)204060800.40.8UCE1VO192）半導體三級管的輸出特性曲線BECIBIEIC(1)放大區(qū)在放大區(qū)有IC=IB

，也稱為線性區(qū)，具有恒流特性。在放大區(qū)，發(fā)射結處于正向偏置、集電結處于反向偏置，晶體管工作于放大狀態(tài)。放大區(qū)從電位的角度看：

NPN發(fā)射結正偏VB>VE集電結反偏VC>VB

20IB=020A40A60A80A100A36IC(mA)1234UCE(V)912O（2）截止區(qū)IB<0以下區(qū)域為截止區(qū)，有IC0

。在截止區(qū)發(fā)射結處于反向偏置，集電結處于反向偏置，晶體管工作于截止狀態(tài)。飽和區(qū)截止區(qū)（3）飽和區(qū)

當UCEUBE時，晶體管工作于飽和狀態(tài)。在飽和區(qū)，發(fā)射結處于正向偏置，集電結也處于正向偏置。

深度飽和時，硅管UCES0.3V，

鍺管UCES0.1V。21在模擬電路中，三極管通常工作在放大狀態(tài)，作為放大管使用。在數字電路中作為開關元件，三極管工作在飽和區(qū)或截止區(qū)——開關狀態(tài)。下面以NPN硅管為例進行分析3.靜態(tài)特性及開關等效電路(a)電路（b）輸出特性曲線22（c）開關等效電路(1)截止狀態(tài)條件：發(fā)射結反偏，即vBE<0。特點：電流約為0，即iB≈0，

iC≈0。開關等效電路：如圖（c）23(2)飽和狀態(tài)條件：發(fā)射結正偏，集電結正偏，即vBE>0.5V，vBC>0特點：VBES=0.7V,VCES=0.3V/硅可靠飽和條件為：iB>IBS(C)

等效電路VCESBCEVBES開關等效電路：如圖（c）所示。NPN24說明：開關C，E控制量iB為使BJT工作在飽和狀態(tài)，必須iB>IBS。254.三極管的動態(tài)開關特性開關的切換需要時間當基極施加一矩形電壓uI時截止到飽和所需的時間稱為開啟時間ton，它基本上由三極管自身決定。iCuCEuIiBTRcRBUCCuOUIH

uI

iC

uO

UIL

ICS

0

Ucc

UCES

tontoff飽和到截止所需的時間稱為關閉時間toff，它與飽和深度S有直接關系，S越大toff越長。265.三極管反相器（非門）(Y=A')設三極管的β=20；UCES=0.3V，UBES=0.7V，UIL=0.3V，UIH=3.2V

（一）邏輯功能分析

1)當uI=UIL=0.3V，即：A=0時假設三極管截止TRCR1UCC=5VR24.7KUBB=-5VuouI10K56KEBCuO=UOH=5V，即Y=1說明：UBB加負電源，是為了保證當輸入端加低電平時，三極管能可靠的截止。UBE<0.5V，三極管截止，假設成立，iC≈0iC0.3V5VAY272)當uI=UIH=3.2V，即：A=1時假設三極管飽和，UBES=0.7V，UCES=0.3V可見：iB>IBS

，即假設成立uO=UOL=UCES=0.3V，即Y=0它是一個非門（也稱反相器）R1R2UBB=-5VuI10K56K0.7V3.2V3.2Vi1i2iB實現(xiàn)了邏輯非：Y=A'TRCR1UCC=5VR24.7KUBB=-5VuouI10K56KEBCICS283.4.2

TTL反相器的電路結構及工作原理3.4TTL門電路3.4.5TTL反相器構成的其它門電路3.4.3

TTL反相器的輸入特性和輸出特性

3.4.1集成門電路3.4.4TTL反相器的動態(tài)特性291、集成電路：將多個元件集成在一個芯片上，簡稱IC（IntegretedCircuit）。IC分類：按集成度分類：小規(guī)模集成電路SSI（SmallScaleIntegration)，100個/片相當于三極管的元器件；中規(guī)模集成電路MSI（MediumScaleIntegration），100－1000個/片；大規(guī)模集成電路LSI（LargeScaleIntegration），1000－10萬個/片；超大規(guī)模集成電路VLSI（VeryLargeScaleIntegration），10萬個以上/片。3.4.1集成門電路302、集成門電路的發(fā)展方向：高速、低功耗、高抗干擾能力、帶負載能力強。3、TTL集成門電路

TTL集成邏輯門電路的輸入和輸出結構均采用半導體三極管，所以稱晶體管—晶體管邏輯門電路，簡稱TTL電路。TTL門電路分類：74/54（民用/軍用）TTL電路的基本環(huán)節(jié)是反相器。313.4.2TTL反相器的電路結構及工作原理1.TTL反相器的電路結構2.TTL反相器的工作原理3.電壓傳輸特性4.輸入端噪聲容限321、TTL反相器的電路結構T1是輸入級，T2是倒相級，T4

、T5

是輸出級。D1起保護作用，它既可以抑制輸入端可能出現(xiàn)的負極性干擾脈沖，又可以防止輸入電壓為負時T1的發(fā)射極電流過大。VCCR1R2R4T4D2T5R3D1T1T2vovIYA輸入級倒相級輸出級33T1發(fā)射結導通vB1=0.3V+0.7V=1VT2和T5均截止T4和D2導通輸出高電平VOH=VCC–vBE4-vD2≈5V-0.7V-0.7V=3.6VVCCR1R2R4T4D2T5R3D1T1T2vovIYA（1）vI=VIL時vO=VOH3.6V0.3V設VIL=0.3V，VIH=3.2V2、TTL反相器的工作原理1V34（2）vI=VIH時VCCR1R2R4T4D2T5R3D1T1T2vovIYAvC2=VBES5+VCES2≈0.7+0.3=1V可見輸出和輸入之間是反相關系，即：Y=A'輸出為低電平空載輸出時約為0.3V3.2V1.4V1V0.7V0.3VvO=VOLvI=3.2VvB1=4.1VT2，T5導通→vC1=1.4V→vB1=2.1vB1=2.1T2導通vC2降低→T4，D2截止vE2升高→T5導通2.1VYA邏輯符號35VCCR1R2R4T4D2T5R3D1T1T2vovIYA

T4和T5總是一管導通而另一管截止，這種工作方式稱為推拉式工作方式。（3）推拉式輸出級優(yōu)點：1）可以降低輸出級的靜態(tài)功耗。2）輸出高電平時，T4為射級輸出器，輸出電阻小，提高了其帶負載的能力。3）輸出低電平時，T5的集電極電流可以全部用來驅動負載。363、TTL反相器的電壓傳輸特性輸出電壓uO與輸入電壓uI的關系曲線。TTL反相器電路的電壓傳輸特性（1）曲線分析AB段：截止區(qū)，T2和T5截止，T4導通。BC段：線性區(qū)，T2導通，T5截止，T2工作在放大區(qū)，隨著uI的升高，vC2和uO線性下降。UCCR1R2R4T4D2T5R3D1T1T2uouIYA截止區(qū)線性區(qū)轉折區(qū)飽和區(qū)UTH37TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉折區(qū)飽和區(qū)CD段：轉折區(qū)，T2和T5同時導通，T4截止，輸出電壓急劇的下降為低電平。轉折區(qū)的中點對應的輸入電壓稱為門檻電壓UTH，約為1.4V。DE段：飽和區(qū)，T5工作在飽和狀態(tài)，輸出為低電平。UCCR1R2R4T4D2T5R3D1T1T2uouIYAUTH384、

輸入端噪聲容限（VNL和VNH

）(P118,P82)

從TTL反向器的電壓傳輸特性上可以看出，當輸入信號偏離正常的低電平（0.2V）而升高時，輸出的高電平并不立刻改變；同樣當輸入信號偏離正常的高電平（3.4V)而降低時，輸出的低電平也不會馬上改變。輸入端噪聲容限：在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍，也稱為抗干擾能力。它反映門電路在多大的干擾電壓下仍能正常工作。噪聲容限越大，電路的抗干擾能力越強。

1）單級門電路的噪聲容限輸入低電平的噪聲容限：

VNL=VILmax-VIL輸入高電平的噪聲容限：

VNH=VIH-VIHmin105V0VVIHminVILmax39

2）在許多門電路相互連接成系統(tǒng)時，前一級門的輸出可以作為后一級門的輸入。后級門的噪聲容限應用下式計算。輸入為低電平的噪聲容限：

VNL=VIL(max)-VOL(max)

輸入為高電平的噪聲容限：

VNH=VOH(min)-VIH(min)0

輸出1輸出1輸入0

輸入VNHVNLvOvIVOH(min)VOL(max)VIH(min)VIL(max)vOvIG1G2

3）74系列門電路的標準常數（參見P138）403.4.3TTL反相器的靜態(tài)輸入特性和輸出特性1.輸入端伏安特性輸入特性反映了門電路作為負載時，對信號源驅動能力的要求。輸入特性曲線輸入端的等效電路UCCR1T4R3D1T1uIT2iIIISuIiI0IIHIIL0.3V1.4V（1）輸入低電平時uI=0時的輸入電流叫做輸入短路電流IIS顯然IIS的數值比IIL稍大一點。注意：uI=VIL時，信號源每帶一個輸入管須吸入一個IIL電流。4k41輸入特性曲線輸入端的等效電路UCCR1T4R3D1T1uIT2iIIISuIiI0IIH2.1V74系列門電路的每個輸入端的IIH

在40μA以下，即IIH<40μA。

1.4V0.7V1.4V當輸入端開路時，T1也沒有發(fā)射極電流，所以輸入端開路時也相當于輸入高電平。T1的發(fā)射結反偏，所以高電平輸入電流IIH很小。（2）輸入高電平時T1處于倒置工作狀態(tài)3.2VuI=VIH時，信號源每帶一個輸入端須給出一個IIH電流。42

輸入負載特性曲線（a）測試電路（b）輸入負載特性曲線

TTL反相器的輸入端對地接上電阻Rp

時，uI隨Rp

的變化而變化的關系曲線。2.輸入端負載特性pRp/k?43在Rp<<R1的條件下，uI隨Rp的增大而升高，此時相當于輸入低電平。隨著RP↑，當輸入電壓uI達到1.4V以后，這時由于T2和T4飽和導通，uI的電壓不再變化，相當于輸入高電平。Rp/k?虛框內為TTL反相器的部分內部電路RpRP→∞懸空時？相當于入端接高電平44復習1.TTL反相器的工作原理2.TTL反相器的電壓傳輸特性UTH3.輸入端噪聲容限4.TTL反相器的輸入特性輸入特性曲線IISuIiI0IIH1.4V45UCCR2R4T3D2uoRLiOH指輸出電壓與輸出電流之間的關系曲線。輸出電流按負載電流的實際方向分為兩種：實際電流流向負載叫拉電流；實際電流流向反相器稱為灌電流。（1）高電平輸出特性考慮到門電路（主要是T3

工作在放大3.輸出特性（反向器的帶負載能力）輸出為高電平時，T3工作在射極輸出器狀態(tài)，輸出電阻較小，帶拉電流負載能力較強，故拉電流iOH對輸出高電平影響不大。

iOH↑→R4上的壓降↑→T3的ubc>0→T3進入飽和狀態(tài)→輸出電壓uO隨電流iOH的增加而幾乎線性下降。狀態(tài)）的功耗限制，74系列規(guī)IOH≤0.4mA。46（2）低電平輸出特性輸出低電平時，T3

截止，T4飽和

T4工作在飽和狀態(tài)，飽和導通內阻很?。ㄒ话阒挥?0Ω左右），負載電流iOL增加時輸出的低電平VOL僅稍有升高，故電流iOL對輸出低電平影響也很小。輸出低電平時的等效電路RLUCCT4uoiOL低電平輸出特性曲線74系列門電路，IOL≤16mA。47例：電路如圖，TTL反相器的電路參數如下：IIH=40uA(輸入為正）IOHmax＝400uA(輸出為正）IIL=-1mA(輸入為正）IOLmax＝-16mA(輸出為正）求門G1最多能驅動多少個同類門？解：所以N=10G1iOG4iIvoG2G3iIiI483.4.4TTL反相器的動態(tài)特性（門電路狀態(tài)切換時所呈現(xiàn)的特性）1.

平均傳輸延遲時間tpd

平均傳輸延遲時間tpd表征了門電路的開關速度。tpd=（tPLH+tPHL）/2TTL反相器的平均延遲時間

傳輸延遲的原因：二、三極管開關切換需要時間；負載電容充、放電需要時間。tPLH：輸出由低電平變?yōu)楦唠娖降膫鬏斞舆t時間；tPHL：輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時間49放電充電C：寄生電容503.4.5其它類型的TTL門電路1.其它功能的TTL門電路常用的其它功能的TTL門電路有：與門、與非門、或門、或非門、與或非門、異或門（P128-130）。ABUCCR1T4R3D1T1T2YR2R4T3D2TTL與非門Y=(AB)'ABY001011101110TTL與非門的真值表51ABYABYABYABY或門、或非門的處理辦法是一樣的，并聯(lián)使用或接地在使用這些門電路時，會遇到多余輸入端的問題，處理方法是:ABYABYVCCABYABYVCC與門、與非門的處理辦法是一樣的，并聯(lián)使用或接電源522.集電極開路門（OC門）(1)為何要采用集電極開路門呢？推拉式輸出電路結構存在局限性。首先，輸出端不能并聯(lián)使用。若兩個門的輸出一高一低，當兩個門的輸出端并聯(lián)以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數值遠遠超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實現(xiàn)應有的邏輯功能。

推拉式輸出級并聯(lián)的情況01很大的電流不高不低的電平：1/0?53其次，在采用推拉式輸出級的門電路中，電源一經確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。此外，推拉式電路結構也不能滿足驅動較大電流及較高電壓負載的要求。集電極開路門（簡稱OC門）就是為克服以上局限性而設計的一種TTL門電路。54(2)集電極開路（OC）門的電路結構以集電極開路的與非門為例，就是將原TTL與非門去掉T3、D2，T4的集電極內部開路。UCC2RLOC與非門符號這樣就可以帶一些小型的繼電器。這種電路必須接上拉負載RL才能工作，負載的電源UCC2一般可工作在12～24V。ABYABUCCR1T4R3T1T2YR2R4T3D2OC反相器符號YA55

(3)工作原理：當T4飽和，輸出低電平UOL＝0.3V，電流IOL；當T4截止，由外接電源UCC2通過外接上拉電阻提供高電平UOH≈UCC2，高電平輸出電流IOH，但IOH為T4管截止時的漏電流，很小。因此，OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。ABUCCR1T4R3D1T1T2YR2UCC2RLIOLIOHuo56

OC門的輸出端并聯(lián)，實現(xiàn)線與功能。

RL為外接負載電阻。（4）OC門的應用UCC2ABY1G1CDY2G2YRLABUCCR1T4R3T1T2Y1R2CDUCC'R1'T4'R3'T1'T2'Y2R2'UCC2RLYOC與非門輸出并聯(lián)后，所實現(xiàn)的邏輯功能是：這種功能叫線與。線與Y=Y1?Y2=(AB)'?(CD)'=(AB+CD)'線與邏輯符號57外接上拉電阻RL的確定nIIHmIIHIOHVOHRL最大值的確定VILVILVIL當所有OC門同時截止時，輸出為高電平VOH，為保證高電平不低于規(guī)定的VOHmin值，RL不能選得過大。當OC門輸出為高電平VOH時VCCRLTTL與非門高電平輸入分析58輸入特性曲線IISuIiI0IIHABUCCR1T4R3T1T2YR2UCC2RLIIH與非門輸入端為高電平VOH59VCCRLIILIILIOLVOLRL最小值的確定VIHVILVILm'當OC門中只要有一個導通時，輸出端的電壓就會為低電平，這時應保證流入這個OC門的電流不能超過最大允許的負載電流ILM。由此可見RL不能取得太小。當OC門輸出為低電平VOL時TTL與非門低電平輸入分析60對于負載門電路，當輸入端為低電平時，將輸入端并聯(lián)后的低電平輸入電流和每個輸入端單獨接低電平時的輸入電流是一樣的。因此，其輸入低電平電流只與輸入端的低電平有關，而與輸入端數無關。ABUCCR1T4R3T1T2YR2UCC2RLIIL與非門輸入端為低電平VOL輸入特性曲線IISuIiI0IIH61VILm'IILmVIHmIIHTTL與非門輸入端并聯(lián)時的總輸入電流TTL或非門輸入端并聯(lián)時的總輸入電流VILmIILVIHmIIH62例：試確定圖中OC門外接負載電阻RL的取值范圍。已知G1、G2VCCRLG1G2G3G4G5為OC門，輸出管截止時的漏電流為IOH＝200μA，輸出管導通時允許的最大負載電流為ILM＝16mA。G3、G4、G5均為74系列與非門，它們的低電平輸入電流為IIL＝1mA，高電平輸入電流為IIH＝40μA。給定VCC＝5V，要求OC門輸出的高電平VOH≥3.0V，低電平VOL≤0.4V。0.35k?≤RL≤3.125k?63復習TTL門電路的輸出特性驅動門的個數2.OC門電路（能實現(xiàn)線與的功能）上拉電阻阻值范圍的確定64用OC門實現(xiàn)電平轉換的電路R1T4R3T1T2YR2AB+15VRL+5V0.3V3.6V15V0.3V用OC門實現(xiàn)電平轉換輸出低電平為0.3V（T4飽和），輸出的高電平接近UCC2（T4截止）。輸入、輸出的電平不一致，這種功能叫電平轉換。653.三態(tài)輸出門電路（TS門）三態(tài)門是指輸出除了高、低電平，還有一個狀態(tài)：高阻。EN'稱為使能端，低電平有效現(xiàn)以一個三態(tài)TTL與非門為例介紹D1截止，實現(xiàn)正常的與非門功能D1導通，迫使T2、T3、T4都截止，輸出端就呈現(xiàn)高阻狀態(tài)使能端也有高電平使能的三態(tài)與非門符號ABVCCR1R2R4T3D2T4R3EN'T2YD1T1當EN'=1時ABEN'YYAEN'三態(tài)反相器符號當時0=EN'66010001分時控制電路G0G1G7總線D0END1END7EN三態(tài)門的典型應用分時控制電路依次使三態(tài)門G0、G1、G2……G7使能（且任意時刻使能一個），就將D0、D1、D2……D7（以反碼的形式）分時送到總線上

100D'0D'1D'7在一些復雜的數字系統(tǒng)中（如計算機）為了減少各單元電路之間的連線，使用了“總線”67雙向傳輸數據線當EN=1時G2使能，G1高阻G1使能，G2高阻數據D0經G1反相后送到總線上去END0D'0/D1D'1G1G2總線當EN=0時來自數據總線的數據D1經G2反相后送入電路內部68第二節(jié)CMOS門電路

CMOS反相器的工作原理

CMOS反相器的靜態(tài)輸入、輸出特性

其他類型的CMOS門電路

MOS管的開關特性CMOS電路的正確使用下頁總目錄推出69場效應管（簡稱FET）是一種利用電場效應來控制電流的一種半導體器件，是僅由一種載流子參與導電的半導體器件。從參與導電的載流子來劃分，它有電子作為載流子的N溝道器件和空穴作為載流子的P溝道器件。場效應管結型N溝道P溝道

絕緣柵型（MOS）N溝道P溝道增強型耗盡型增強型耗盡型3.5.1MOS管的開關特性

MOS門電路，尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強、功耗低、價格便宜等優(yōu)點，得到了十分迅速的發(fā)展。70下頁返回上頁1.MOS管的結構和工作原理SGDB當vGS=0時，D-S間不導通，iD=0。當vGS>

vGS(th)(MOS管的開啟電壓）時，柵極下面的襯底表面形成一個N型反型層。這個反型層構成了D-S間的導電溝道，有iD流通。隨著vGS的升高，導電溝道的截面積將加大，iD增加。因此可以通過改變vGS控制vGS的大小。P型襯底(B)N+N+SGD+-+-iD71vGS=VGS(TH)下頁返回上頁2.MOS管的輸入特性和輸出特性+-+-vGSvDSiD共源接法iD/mAvDS/VO輸出特性曲線共源接法下的輸出特性曲線又稱為MOS管的漏極特性曲線。表示iD與vGS關系的曲線稱為MOS管的轉移特性曲線。vGS/ViD/mAO轉移特性曲線72下頁返回上頁可變電阻區(qū)恒流區(qū)vGS=VGS(TH)iD/mAvDS/VO輸出特性曲線截止區(qū)截止區(qū)漏極和源極之間沒有導電溝道，iD≈0。漏極特性曲線分為三個工作區(qū)?？勺冸娮鑵^(qū)當vGS一定時，iD與vDS之比近似等于一個常數，具有類似于線性電阻的性質。恒流區(qū)iD的大小基本上由vGS決定，vDS的變化對iD的影響很小。73下頁返回上頁3.MOS管的基本開關電路若參數選擇合理輸入低電平時MOS管截止，輸出高電平。輸入高電平時MOS管導通，輸出低電平。+-+-vIvOiDVDDRD當vI=vGS<vGS(th)

時，VOH

≈VDD，D-S間相當于一個斷開的開關。當vI>vGS(th)

并繼續(xù)升高，VOL

≈0，D-S間相當于一個閉合的開關。74返回CIGDS截止狀態(tài)4.MOS管的開關等效電路CI代表柵極的輸入電容，CI的數值約為幾皮法。RON為MOS管導通狀態(tài)下的內阻，約在1k?以內。下頁上頁CIGDSRON導通狀態(tài)75返回3.5.2CMOS反相器的電路結構和工作原理CMOS反相器的電路圖當vI

=VIL=0時，T1導通，T2截至，輸出為高電平VOH

≈VDD。當vI

=VIH=VDD

時，T2導通，T1截至，輸出為低電平VOL

≈0。

輸入與輸出之間為邏輯非的關系。CMOS反相器的靜態(tài)功耗極小1.電路結構下頁上頁T1為P溝道增強型MOS管T2為N溝道增強型MOS管76T2的開啟電壓T1的開啟電壓閾值電壓VTHVDDVDDOvIvOVGS(th)NVGS(th)PABCDCMOS反相器的電壓傳輸特性AB段：T1導通，T2截止，vO=VOH≈VDD。CD段：T2導通，T1截止，vO=VOL≈0。BC段：T1

、T2同時導通，為轉折區(qū)。2.電壓傳輸特性下頁返回上頁CMOS反相器的電路圖77下頁返回上頁3.電流傳輸特性AB段：T2截止漏極電流幾乎為0CD段：T1截止漏極電流幾乎為0BC段：閾值電壓附近電流很大CMOS電路不應長時間工作在BC段CBADOCMOS反相器的電路圖780IvOVDD=10VVDD=15V適當提高VDD，可提高CMOS反相器的輸入噪聲容限。4.輸入噪聲容限下頁返回上頁CMOS反相器的電路圖793.5.3CMOS反相器的靜態(tài)輸入、輸出特性輸入保護電路因為MOS管的柵極和襯底之間存在輸入電容，絕緣介質又非常薄，極易被擊穿，所以必須采取保護措施。若VDF=0.7V，則vI>VDD+0.7V時，D1通，vG=VDD+0.7VvI<-0.7V時，D2通，vG=-0.7V。使vC1、vC2均不超過VDD+0.7V。802.輸入特性

從反向器輸入端看進去的輸入電壓與輸入電流的關系74HC系列的輸入特性曲線4000系列的輸入特性曲線輸入端的絕緣層使電路輸入阻抗極高，若有靜電感應則會在懸空端產生不定電位，故CMOS門電路輸入端不允許懸空。D1通D2通81下頁返回上頁3.輸出特性1）低電平輸出特性當輸出為低電平時，工作狀態(tài)如下圖所示。CMOS反相器的低電平輸出特性

IOL：低電平時向內灌入的電流。 隨VDD升高，IO