數(shù)字電子技術(shù)基礎(chǔ)課件教學(xué)PPT作者沈任元思考題與習(xí)題

思考題與習(xí)題數(shù)字電子技術(shù)基礎(chǔ)第1章門電路

第2章邏輯代數(shù)

第3章組合電路

第8章數(shù)/模轉(zhuǎn)換第9章綜合分析第4章觸發(fā)器第5章時(shí)序電路第7章邏輯器件

第6章脈沖波形

1-1填空題1）半導(dǎo)體是導(dǎo)電能力介于_______和_______之間的物質(zhì)。2）PN結(jié)加正向電壓時(shí)_______，加反向電壓時(shí)_______，這種特性稱為PN結(jié)的

特性。3）三極管從結(jié)構(gòu)上看可以分成

和

兩種類型。導(dǎo)體絕緣體導(dǎo)通截止單向?qū)щ奛PNPNP4）三極管截止的條件是

。三極管飽和導(dǎo)通的條件是

。三極管飽和導(dǎo)通的IBS是

。

5)半導(dǎo)體三極管作為電子開關(guān)時(shí)，其工作狀態(tài)必須為

狀態(tài)或

狀態(tài)。

6）74LSTTL電路的電源電壓值和輸出電壓的高、低電平值依次約為

。74TTL電路的電源電壓值和輸出電壓的高、低電平值依次為

。

UBE≤0VIB≥IBSIBS≥（VCC－UCES）/βRc

飽和截止5V、2.7V、0.5V5V、2.4V、0.4V

7）門電路輸出為

電平時(shí)的負(fù)載為拉電流負(fù)載，輸出為

電平時(shí)的負(fù)載為灌電流負(fù)載。8）OC門稱為

門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)

功能。9）

門電路的輸入電流始終為零。

10）CMOS門電路的閑置輸入端不能

，對于與門應(yīng)當(dāng)接到

電平，對于或門應(yīng)當(dāng)接到

電平。集電極開路線與CMOS懸空高低高低1-2選擇題1）以下電路中常用于總線應(yīng)用的有

ABC

。A.TSL門B.OC門C.漏極開路門D.CMOS與非門2）某TTL與非門帶同類門的個(gè)數(shù)為N，其低電平輸入電流為1.5mA，高電平輸入電流為10uA，最大灌電流為15mA，最大拉電流為400uA，選擇正確答案N最大為

B

。A.N=5B.N=10C.N=20D.N=403）CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是

ACD

。A.微功耗B.高速度C.高抗干擾能力D.電源范圍寬

4）對于TTL與非門閑置輸入端的處理，可以

ABD

。A.接電源B.通過電阻3kΩ接電源C.接地D.與有用輸入端并聯(lián)5）以下電路中可以實(shí)現(xiàn)“線與”功能的有

CD

。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門6）三態(tài)門輸出高阻狀態(tài)時(shí)，

ABD

是正確的說法。A.用電壓表測量指針不動(dòng)B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動(dòng)7）已知發(fā)光二極管的正向壓降UD=1.7V，參考工作電流ID=10mA，某TTL

門輸出的高低電平分別為UOH=3.6V，UOL=0.3V，允許的灌電流和拉電流分別為IOL=15mA，IOH=4mA。則電阻R應(yīng)選擇

D

。

A.100ΩB.510ΩC.2.2kΩD.300Ω

8）74HC×××系列集成電路與TTL74系列相兼容是因?yàn)?/p>

C

。

A.引腳兼容B.邏輯功能相同

C.以上兩種因素共同存在9）74HC電路的最高電源電壓值和這時(shí)它的輸出電壓的高、低電平值依次為

C

。A.5V、3.6V、0.3VB.6V、3.6V、0.3VC.6V、5.8V、0.1V

1-3判斷題1）普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（√）2）集成與非門的扇出系數(shù)反映了該與非門帶同類負(fù)載的能力。（√）3）將二個(gè)或二個(gè)以上的普通TTL與非門的輸出端直接相連，可實(shí)現(xiàn)線與。（×）4）三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（

×

）5）TTLOC門（集電極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（√）6）當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（√）7）TTL集電極開路門輸出為１時(shí)由外接電源和電阻提供輸出電流。（√）8）CMOSOD門（漏極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（√）9）CMOS或非門與TTL或非門的邏輯功能完全相同。（√）

（10）使用CMOS門電路時(shí)不宜將輸入端懸空是因?yàn)檩斎攵俗杩垢撸瑯O易感應(yīng)較高的靜電電壓，擊穿柵極，造成器件損壞。（）

√1-4二極管電路如圖1-57所示,設(shè)二極管導(dǎo)通壓降為0.7V，試判斷圖中二極管是導(dǎo)通還是截止?并求輸出電壓UO。

截止0V

導(dǎo)通+11.3V

截止+6V

導(dǎo)通+0.7V

導(dǎo)通-12.7V

1-5試判斷圖1-50所示各電路中三極管工作處在什么狀態(tài)，分別求出它們的基極電流、集電極電流，并求出。三極管處于截止?fàn)顟B(tài)。

1-6為什么TTL與非門電路的輸入端懸空時(shí)，可視為輸入高電平？對與非門和或非門而言，不用的輸入端有幾種處理方法？答：從TTL與非門的輸入端負(fù)載特性可知，當(dāng)其輸入端所接電阻大于其開門電阻時(shí)，相當(dāng)于輸入端為高電平，輸入端懸空時(shí)，其輸入端所接電阻相當(dāng)于無窮大，大于其開門電阻，所以可視為輸入高電平。對與非門而言，不用的輸入端有三種處理方法：懸空、接高電平或和其它輸入端并聯(lián)使用；對或非門而言，不用的輸入端有兩種處理方法：接低電平或和其它輸入端并聯(lián)使用。1-7畫出74HC系列CMOS電路的噪聲容限圖解，并分別計(jì)算低電平噪聲容限和高電平噪聲容限。（設(shè)電源電壓為5V）解：

UNL=0.9-0.1=0.8V

UNH=4.4-3.15=1.25V1-8電路如圖1-59所示，其中與非門、或非門為CMOS門電路。試分別寫出圖中Y1、Y2、Y3、Y4的邏輯表達(dá)式，并判斷如圖所示的連接方式能否用于TTL電路。（設(shè)二極管正向壓降為0.7V）解：

1-9圖1-60所示的TTL門電路中，輸入端1、2、3為多余輸入端，試問哪些接法是正確的？答：圖a、b、d、e、g是正確的?！痢痢?-10圖1-61所示電路是用TTL反相器74LS04來驅(qū)動(dòng)發(fā)光二極管的電路，試分析哪幾個(gè)電路圖的接法是正確的，為什么？設(shè)LED的正向壓降為1.7Ｖ，電流大于1mＡ?xí)r發(fā)光，試求正確接法電路中流過LED的電流。b圖當(dāng)輸出為高電平時(shí)，流過LED的電流大于；

解：b圖和d圖的接法是正確的，因?yàn)槠渌鼉煞N接法的工作電流不滿足要求。d圖，當(dāng)輸出為低電平時(shí)，流過LED的電流大于。1-11如圖1-62所示，在測試TTL與非門的輸出低電平時(shí)，如果輸出端不是接相當(dāng)于8個(gè)與非門的負(fù)載電阻，而是接，會(huì)出現(xiàn)什么情況，為什么？答：輸出低電平會(huì)升高，UOL>UOLmax。輸出脫離飽和，進(jìn)入放大。1-12具有推拉輸出級的TTL與非門輸出端是否可以直接連接在一起？為什么？答：不可以。因?yàn)楫?dāng)兩個(gè)具有推拉輸出級的TTL與非門輸出端直接連接在一起時(shí)，會(huì)造成兩個(gè)輸出端短路。

1-13電路如圖1-58a、b、c所示，已知Ａ、Ｂ波形如圖1-58d)所示，試畫出相應(yīng)的Y輸出波形。

a）b)c)

d)

答：a)與非門的功能b)輸出始終為高阻c)輸出為高阻1-14如圖1-64a)所示電路，是用ＯＣ門驅(qū)動(dòng)發(fā)光二極管的典型接法。設(shè)該發(fā)光二極管的正向壓降為1.7Ｖ，發(fā)光時(shí)的工作電流為10mＡ，ＯＣ非門7405和74LS05的輸出低電平電流分別為16mＡ和8mＡ。試問：

1）應(yīng)選用哪一型號的ＯＣ門？2）求出限流電阻Ｒ的數(shù)值。3）圖1-64b)錯(cuò)在哪里？為什么？解：1）應(yīng)選用7405。

2），R應(yīng)選用300歐姆的電阻。

3）OC門在使用時(shí)，輸出端必須接上拉電阻到電源正極，否則，其輸出的兩種狀態(tài)則分別為低電平和高阻態(tài)。b圖中輸出端與電源正極之間沒有接上拉電阻，所以，所接的發(fā)光二極管不管是什么情況均不會(huì)發(fā)光。1-15如圖1-65所示電路，試寫出輸出與輸入的邏輯表達(dá)式。1-16畫出圖1-66所示三態(tài)門的輸出波形。?2-1將下列二進(jìn)制數(shù)分別轉(zhuǎn)換成十六進(jìn)制數(shù)和十進(jìn)制數(shù)（1）100110

（2）100101101（3）10000111001（4）111111011010（5）1110101.101

解：（1）(2)(3)(4)

（5）2-2將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)

(1)12(2)51(3)105(4)136(5)10.25(6)6.8421（）解：（1）（2）（3）（4）(5)(6)2-3將下列十六進(jìn)制數(shù)轉(zhuǎn)換成等效的二進(jìn)制數(shù)和十進(jìn)制數(shù)

（1）(BCD)H

（2）(F7)H

（3）(1001)H

（4）(8F)H

（5）(A2.C8)H

解：（1）

(2)(3)(4)

(5)2-4寫出下列十進(jìn)制數(shù)的8421BCD碼（1）2003（2）99（3）48

（4）12解：（1）（2003）(10)=（0010000000000011）8421BCD

（2）（99）(10)=（10011001）8421BCD

（3）（48）(10)=（01001000）8421BCD

（4）（12）(10)=（00010010）8421BCD2-5寫出習(xí)題2.5圖（a）所示開關(guān)電路中和A、B、C之間的邏輯關(guān)系的真值表、函數(shù)式和邏輯電路圖。若已知變化波形如習(xí)題2.5圖（b）所示，畫出F1、F2的波形。解：設(shè)輸入變量A、B、C表示開關(guān)的狀態(tài)，開關(guān)閉合用邏輯1表示，開關(guān)斷開用邏輯0表示。輸出變量F表示燈的狀態(tài)，燈亮用邏輯1表示，燈滅用邏輯0表示。由此可列出開關(guān)電路的真值表如習(xí)題2.5表所示。2-5寫出圖2-27a）所示開關(guān)電路中和A、B、C之間的邏輯關(guān)系的真值表、函數(shù)式和邏輯電路圖。若已知變化波形如圖2-27b）所示，畫出F1、F2的波形。

2-6用邏輯代數(shù)的基本公式和常用公式證明下列各等式解：（3）

2-7試畫出用與非門和反相器實(shí)現(xiàn)下列函數(shù)的邏輯圖解：（1）2-8用真值表驗(yàn)證下列等式（1)解：（1）2-11將下列函數(shù)展開為最小項(xiàng)表達(dá)式

(1)

解：（1）2-12將以下邏輯函數(shù)分別化成與非-與非式和或非-或非式(1)

與非-與非式或非-或非式(3)

與非-與非式

或非-或非式2-13用卡諾圖表示以下邏輯函數(shù)并寫成最小項(xiàng)之和的形式(1)

解：(1)卡諾圖如圖所示。2-14用公式化簡法化簡以下邏輯函數(shù)(1)

解：(1)(3)

2-15用卡諾圖化簡法化簡以下邏輯函數(shù)(1)

(2)(4)(5)

(7)

約束條件：

2-16試用二進(jìn)制補(bǔ)碼運(yùn)算方法計(jì)算下列各式

(2)14-9(4)-14-9解：（2）+14001110-9110111———————+5000101

（4）-14110010-9110111————————-231101001（110111）原補(bǔ)足位解：（1）

+5000101+7000111———————+12001100

（3）-14110010

+9001001———————-5111011（100101）原3-1填空題1.若要實(shí)現(xiàn)邏輯函數(shù)，可以用一個(gè)

門；或者用

個(gè)與非門；或者用

個(gè)或非門。2.半加器有

個(gè)輸入端，

個(gè)輸出端；全加器有

個(gè)輸入端，

個(gè)輸出端。3.半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共

接法和共

接法。4.對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用

電平驅(qū)動(dòng)的七段顯示譯碼器。三與或四2232陰極陽極低3-2單項(xiàng)選擇題

1.組合邏輯電路的輸出取決于（A

）。

A．輸入信號的現(xiàn)態(tài)B．輸出信號的現(xiàn)態(tài)

C．輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài)

2.編碼器譯碼器電路中，（A

）電路的輸出是二進(jìn)制代碼。

A．編碼B．譯碼C．編碼和譯碼

3.全加器是指（C

）。

A．兩個(gè)同位的二進(jìn)制數(shù)相加

B．不帶進(jìn)位的兩個(gè)同位的二進(jìn)制數(shù)相加C．兩個(gè)同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加4.二-十進(jìn)制的編碼器是指（B

）。

A．將二進(jìn)制代碼轉(zhuǎn)換成0~9十個(gè)數(shù)字B．將0~9十個(gè)數(shù)字轉(zhuǎn)換成二進(jìn)制代碼電路C．二進(jìn)制和十進(jìn)制電路5.二進(jìn)制譯碼器指（

A

）。A．將二進(jìn)制代碼轉(zhuǎn)換成某個(gè)特定的控制信息B．將某個(gè)特定的控制信息轉(zhuǎn)換成二進(jìn)制數(shù)C．具有以上兩種功能6.組合電路的競爭冒險(xiǎn)是指（

B

）。A．輸入信號有干擾時(shí)，在輸出端產(chǎn)生了干擾脈沖

B．輸入信號改變狀態(tài)時(shí)，輸出端可能出現(xiàn)的虛假信號

C．輸入信號不變時(shí)，輸出端可能出現(xiàn)的虛假信號3-3組合電路如圖圖3.45所示，分析該電路的邏輯功能。（1）由邏輯圖寫出邏輯表達(dá)式：圖(a)

圖(b)

L（2）由表達(dá)式列出真值表，見表3-1(a)、(b)。

表3-1(a)

表3-1(b)

（3）分析邏輯功能：由真值表(a)可知，當(dāng)三個(gè)變量不一致時(shí)，電路輸出為“1”，所以該電路稱為“不一致電路”。由真值表(b)可知，在輸入四個(gè)變量中，有奇數(shù)個(gè)１時(shí)，輸出為“１”，否則為“０”。因此該電路為四位判奇電路，又稱為奇校驗(yàn)器。3-4組合電路如圖圖3.46所示，分析該電路的邏輯功能。解：（1）由邏輯圖寫出邏輯表達(dá)式：圖(a)

圖(b)

（2）雖然，這兩個(gè)電路的邏輯圖是有區(qū)別的，但由表達(dá)式可知，其實(shí)這兩個(gè)電路的邏輯功能是相同的，列真值表如下，見表3-2。（3）分析邏輯功能：

由真值表可知，該電路為全加器，S為全加器的和，而C是進(jìn)位信號。3-5

已知輸入信號a、b、c、d的波形如圖所示，選擇集成邏輯門設(shè)計(jì)實(shí)現(xiàn)產(chǎn)生輸出波形的組合電路。解：根據(jù)波形圖，列出真值表。將邏輯函數(shù)填入卡諾圖，經(jīng)簡化可得，畫出電路圖如圖)所示。

abcd

Fabcd

F012345670000000100100011010001010110011100110010891011121314150001001101010111100110111101111111111103-7

利用兩片8線-3線優(yōu)先編碼器74HC148集成電路構(gòu)成的邏輯圖如圖所示。（1）試分析電路所實(shí)現(xiàn)的邏輯功能。解：（1）由圖分析，電路構(gòu)成16線-4線優(yōu)先編碼器，輸出端為優(yōu)先編碼標(biāo)志，當(dāng)時(shí)表明輸出代碼為優(yōu)先編碼輸出。3-8試寫出圖3.49電路所示輸出的邏輯函數(shù)式。

解：由圖直接可以寫出表達(dá)式如下：3-9

電路如圖3-50所示，問圖中哪個(gè)發(fā)光二極管發(fā)光。解：由圖可知，74HC283為加法器，運(yùn)算結(jié)果為1001，74HC85為4位數(shù)據(jù)比較器，比較結(jié)果，所以輸出端，故LED3發(fā)光二極管發(fā)光。3-10某雷達(dá)站有3部雷達(dá)A、B、C，其中A和B功率消耗相等，C的功率是A的兩倍。這些雷達(dá)由兩臺發(fā)電機(jī)X和Y供電，發(fā)電機(jī)X的最大輸出功率等于雷達(dá)的功率消耗，發(fā)電機(jī)Y的最大輸出功率是的3倍。要求設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)各雷達(dá)的啟動(dòng)和關(guān)閉信號，以最節(jié)約電能的方式啟、停發(fā)電機(jī)。3-11

某化學(xué)實(shí)驗(yàn)室有化學(xué)試劑24種，編號為1~24號，在配方時(shí)，必須遵守下列規(guī)定：（1）第1號不能與第15號同時(shí)用；（2）第2號不能與第10號同時(shí)用；（3）第5、9、12號不能同時(shí)用；（4）用第7號時(shí)必須同時(shí)配用第18號；（5）用第10、12號時(shí)必須同時(shí)配用第24號。請?jiān)O(shè)計(jì)一個(gè)邏輯電路，能在違反上述任何一個(gè)規(guī)定時(shí)，發(fā)出報(bào)警指示信號。解：設(shè)24種化學(xué)試劑的代號分別為，并設(shè)有某號試劑時(shí)邏輯為1，反之為邏輯0，則由題意可得：則發(fā)出報(bào)警信號為：得電路圖3-13

試用74HC153組成八選一數(shù)據(jù)選擇器。解：在八選一數(shù)據(jù)選擇器中，需要三個(gè)地址碼，而74HC153四選一數(shù)據(jù)選擇器只有兩個(gè)地址碼，于是需要用使能段端作為第三位地址碼的輸入端。3-14試用74HC151組成八選一數(shù)據(jù)選擇器產(chǎn)生10110011序列信號。解：要求產(chǎn)生的序列信號10110011，循環(huán)周期為8.若用8選1數(shù)據(jù)選擇器產(chǎn)生，只須將這一序列信號從高位至低位分別接入數(shù)據(jù)選擇器的信號輸入端D0～D7，然后從3個(gè)地址輸入端順序輸入地址信號000～111即可。3-15試用74HC138實(shí)現(xiàn)分配器功能：(1)數(shù)據(jù)分配器。（要將輸入信號序列00100100分配到Y(jié)4

通道輸出）(2)連續(xù)的時(shí)鐘脈沖分配器。（連續(xù)的時(shí)鐘脈沖）解：(1)只要將地址輸入接成100，數(shù)據(jù)輸入將按譯碼器的功能從Y4

通道輸出。電路連接：波形如下：(2)在圖中，如果D輸入的是時(shí)鐘脈沖，則由地址碼的狀態(tài)將該時(shí)鐘脈沖分配到Y(jié)0～Y7的某一個(gè)輸出端，從而構(gòu)成時(shí)鐘脈沖分配器。A教材3-16教材3-173-183-19

試設(shè)計(jì)一個(gè)通過設(shè)置控制信號能實(shí)現(xiàn)一個(gè)1位二進(jìn)制全加運(yùn)算和全減運(yùn)算的組合邏輯電路。要求用以下器件分別構(gòu)成電路。（1）用適當(dāng)?shù)拈T電路；（2）用3線—8線譯碼器74HC138及必要的門電路；（3）試用Multiim7進(jìn)行電路仿真；

（4）試用電子實(shí)驗(yàn)箱和集成電路進(jìn)行電路測試。4-1判斷題1.由兩個(gè)TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。2.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。3.對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。4.同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。5.D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（

×）（√

）（×）（√

）（×）教材4-2多項(xiàng)選擇題

1.欲使JK觸發(fā)器按=工作，可使JK觸發(fā)器的輸入端（）。

A.J=1,K=QB.J=Q,K=C.J=,K=QD.J=,K=1ACD2.對于T觸發(fā)器，若原態(tài)=1，欲使次態(tài)=1，應(yīng)使輸入T=（）。

A.0B.1C.QD.AD3.欲使JK觸發(fā)器按=0工作，可使JK觸發(fā)器的輸入端（

）。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1BCD4.欲使JK觸發(fā)器按=工作，可使JK觸發(fā)器的輸入端（ABD）。A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=0

5.對于T觸發(fā)器，若原態(tài)=0，欲使次態(tài)=1，應(yīng)使輸入T=（BD）。A.0B.1C.QD.

6.欲使JK觸發(fā)器按=1工作，可使JK觸發(fā)器的輸入端（BCD）。A.J=K=1B.J=1,K=0C.J=K=D.J=,K=01.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（

A）。A.J=D,K=B.K=D,J=DC.J=K=DD.J=K=D

2.對于JK觸發(fā)器，若J=K，則可完成（C）觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ3.欲使D觸發(fā)器按=工作，應(yīng)使輸入D=（D）。A.0B.1C.QD.4.對于D觸發(fā)器，欲使=，應(yīng)使輸入D=（C）。A.0B.1C.QnD.4-3單項(xiàng)選擇題4-5

畫出圖由或非門組成的基本R-S觸發(fā)器輸出端Q、的電壓波形，輸出入端S，R的電壓波形如圖中所示。解：

4-7

由TTL與非門構(gòu)成的同步RS觸發(fā)器，已知輸入R、S波形如圖4-18所示，畫出輸出Q端的波形。解：

4-8

由兩個(gè)邊沿JK觸發(fā)器組成如圖所示的電路，若CP、A

的波形如圖(b)所示，試畫出Q1、Q2的波形。設(shè)觸發(fā)器的初始狀態(tài)均為零。

解：

4-11

已知CMOS邊沿觸發(fā)結(jié)構(gòu)JK觸發(fā)器各輸入端的電壓波形如圖所示，試畫出Q、端對應(yīng)的電壓波形。解:

4-12

所示各觸發(fā)器的CP

波形如圖4-24所示，試畫出各觸發(fā)器輸出端Q

波形。設(shè)各觸發(fā)器的初態(tài)為0。解:

（1）組合邏輯電路任何時(shí)刻的輸出信號，與該時(shí)刻的輸入信號有關(guān)

；與電路原來所處的狀態(tài)

無關(guān)

；時(shí)序邏輯電路任何時(shí)刻的輸出信號，與該時(shí)刻的輸入信號

有關(guān)

；與信號作用前電路原來所處的狀態(tài)

有關(guān)

。（2）構(gòu)成一異步2n進(jìn)制加法計(jì)數(shù)器需要

n個(gè)觸發(fā)器，一般將每個(gè)觸發(fā)器接成計(jì)數(shù)或T’型觸發(fā)器。計(jì)數(shù)脈沖輸入端相連，高位觸發(fā)器的CP端與

鄰低位端

相連。（3）一個(gè)4位移位寄存器，經(jīng)過

4

個(gè)時(shí)鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器；再經(jīng)過

4

個(gè)時(shí)鐘脈沖CP后可串行輸出4位數(shù)碼。（4）要組成模15計(jì)數(shù)器，至少需要采用

4

個(gè)觸發(fā)器。5-1填空題（1）異步時(shí)序電路的各級觸發(fā)器類型不同。（×）（2）把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（×）（3）具有N個(gè)獨(dú)立的狀態(tài)，計(jì)滿N個(gè)計(jì)數(shù)脈沖后，狀態(tài)能進(jìn)入循環(huán)的時(shí)序電路，稱之模N計(jì)數(shù)器。（√）（4）計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù).。（×）5-2判斷題5-3單項(xiàng)選擇題

（1）下列電路中，不屬于組合邏輯電路的是（D）。A.編碼器

B.譯碼器

C.數(shù)據(jù)選擇器

D.計(jì)數(shù)器

（2）同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者(B)。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)（3）在下列邏輯電路中，不是組合邏輯電路的有(D)。A.譯碼器B.編碼器C.全加器D.寄存器

（4）某移位寄存器的時(shí)鐘脈沖頻率為100KHz,

欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要（B）時(shí)間。A.10μSB.80μSC.100μSD.800ms（5）用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要（

C）個(gè)觸發(fā)器。A.6B.7C.8D.10（6）某數(shù)字鐘需要一個(gè)分頻器將32768Hz的脈沖轉(zhuǎn)換為1HZ的脈沖，欲構(gòu)成此分頻器至少需要（B）個(gè)觸發(fā)器。A.10B.15C.32D.32768

（7）一位8421BCD碼計(jì)數(shù)器至少需要（B）個(gè)觸發(fā)器。A.3B.4C.5D.105-4

已知圖5-62所示單向移位寄存器的及輸入波形如圖所示，試畫出、、、波形（設(shè)各觸發(fā)初態(tài)均為0）。解：電路組成串行輸入、串行輸出左移移位寄存器，根據(jù)題意畫出波形如下：

5-5

圖5-63所示電路由74HC164和CD4013構(gòu)成，在時(shí)鐘脈沖作用下，依次變?yōu)楦唠娖?。試分析其工作原理，并畫出的輸出波形。解?/p>

8位移位寄存器5-6

試分析圖5-64所示電路的邏輯功能，并畫出、、的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為0。解：根據(jù)題意畫出波形如下，該電路雖然分別由D觸發(fā)器、JK觸發(fā)器組成，但實(shí)現(xiàn)的功能依然是3位異步二進(jìn)制遞增計(jì)數(shù)器。

5-7試分析圖5-65所示的時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)轉(zhuǎn)移方程，畫出狀態(tài)轉(zhuǎn)移圖，說明電路是否具有自啟動(dòng)特性和邏輯功能。設(shè)各觸發(fā)器的初始狀態(tài)均為0。

解：

（1）驅(qū)動(dòng)方程：（2）狀態(tài)轉(zhuǎn)移方程：

（3）狀態(tài)轉(zhuǎn)移圖：

5-11

試分析圖5-69所示時(shí)序電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)轉(zhuǎn)移方程和輸出方程，畫出狀態(tài)轉(zhuǎn)移圖。設(shè)各觸發(fā)器的初始狀態(tài)均為0。

解：（1）驅(qū)動(dòng)方程：；

。（2）狀態(tài)轉(zhuǎn)移方程：；

。（3）輸出方程：（4）畫出狀態(tài)轉(zhuǎn)移圖。5-13

已知電路如圖5-71所示，設(shè)觸發(fā)器初態(tài)為0，試畫出各觸發(fā)器輸出端、和的波形。

解：該電路是異步時(shí)序電路，分析時(shí)應(yīng)特別注意各觸發(fā)器的時(shí)鐘輸入，且要考慮作為的清零端信號。

解：該電路是異步時(shí)序電路，分析時(shí)應(yīng)特別注意各觸發(fā)器的時(shí)鐘輸入，且要考慮作為的清零端信號。

5-17

試用集成中規(guī)模4位二進(jìn)制計(jì)數(shù)器74HC161采用復(fù)位法（異步清除）及置數(shù)法（同步置數(shù)）分別設(shè)計(jì)模M=12的計(jì)數(shù)分頻電路。解：（1）用復(fù)位法實(shí)現(xiàn)；（2）用置0000法實(shí)現(xiàn)；（3）用置1111法實(shí)現(xiàn)；（4）用置任意數(shù)（例1000）法實(shí)現(xiàn)；（5）用進(jìn)位輸出置最小數(shù)實(shí)現(xiàn)。（1）用復(fù)位法實(shí)現(xiàn)設(shè)計(jì)模M=12的計(jì)數(shù)分頻電路（2）用置0000法實(shí)現(xiàn)設(shè)計(jì)模M=12的計(jì)數(shù)分頻電路（3）用置1111法實(shí)現(xiàn)設(shè)計(jì)模M=12的計(jì)數(shù)分頻電路（4）用置任意數(shù)（例1000）法實(shí)現(xiàn)設(shè)計(jì)模M=12的計(jì)數(shù)分頻電路（5）用進(jìn)位輸出置最小數(shù)實(shí)現(xiàn)設(shè)計(jì)模M=12的計(jì)數(shù)分頻電路5-18由2片74HC161組成的同步計(jì)數(shù)器如圖5-75所示，試分析其分頻比（即Y與CP之頻比），當(dāng)CP的頻率為20kHz，Y的頻率為多少？解：2片74HC161組成的同步計(jì)數(shù)器模為6×161＋4×160=100，經(jīng)D觸發(fā)器2分頻后，電路的分頻系數(shù)為200∶1。若CP的信號頻率為20kHz，則輸出Y的頻率等于100Hz。5-19

試分析如圖5-76所示由兩片4位雙向移位寄存器74HC194器件構(gòu)成的7位串行-并行變換電路的工作過程。解：

電路工作前先清零。第1個(gè)CP信號到來后，由于致使，移位寄存器進(jìn)行并行輸入，置入標(biāo)志數(shù)，且使。從第2個(gè)CP信號輸入開始，移位寄存器進(jìn)行右移操作，接受串行輸入數(shù)據(jù)。經(jīng)過7個(gè)CP信號右移7次后，標(biāo)志位0移至，表明串入數(shù)據(jù)已全部移入，轉(zhuǎn)為并行數(shù)據(jù)，并從移位寄存器的輸出。第9個(gè)CP信號到來時(shí)，由于，又使得，移位寄存器再次進(jìn)行并行輸入，置入標(biāo)志數(shù)，重復(fù)上述過程。5-21試用兩片74HC192用預(yù)置數(shù)控制端實(shí)現(xiàn)2～98的分頻器。解：圖示中的N=38。6-1選擇題

（1）TTL單定時(shí)器型號的最后幾位數(shù)字為（

A）。A.555B.556C.7555D.7556（2）用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為(B)。A.3.33VB.5VC.6.66VD.10V（3）555定時(shí)器可以組成(ABC)。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器（4）若圖6-43中為TTL門電路微分型單穩(wěn)態(tài)觸發(fā)器，對R1

和R的選擇應(yīng)使穩(wěn)態(tài)時(shí)：（

B）A.與非門G1、G2都導(dǎo)通（低電平輸出）；B.G1導(dǎo)通，G2截止；C.G1截止，G2導(dǎo)通；D.G1、G2都截止。

（5）如圖所示單穩(wěn)態(tài)電路的輸出脈沖寬度為tWO=4μs，恢復(fù)時(shí)間tre=1μs,則輸出信號的最高頻率為（C）。

A.fmax=250kHzB.fmax≥1MHz;C.fmax≤200kHz。（6）

多諧振蕩器可產(chǎn)生（

B

）。A.正弦波B.矩形脈沖C.三角波D.鋸齒波（7）石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（

C

）。A.速度高B.電路簡單

C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭（8）能將正弦波變成同頻率方波的電路為（B）。A.穩(wěn)態(tài)觸發(fā)器B.施密特觸發(fā)器C.雙穩(wěn)態(tài)觸發(fā)器D.無穩(wěn)態(tài)觸發(fā)器（9）能把2kHz正弦波轉(zhuǎn)換成2kHz矩形波的電路是（B）。A.多諧振蕩器B.施密特觸發(fā)器

C.單穩(wěn)態(tài)觸發(fā)器D.二進(jìn)制計(jì)數(shù)器

（10）能把三角波轉(zhuǎn)換為矩形脈沖信號的電路為（D）。A.多諧振蕩器B.DACC.ADCD.施密特觸發(fā)器（11）為方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，應(yīng)采用（C）。A.DACB.ADCC.施密特觸發(fā)器D.JK觸發(fā)器（12）用來鑒別脈沖信號幅度時(shí)，應(yīng)采用（D）。A.穩(wěn)態(tài)觸發(fā)器B.雙穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器D.施密特觸發(fā)器（13）輸入為2kHz矩形脈沖信號時(shí)，欲得到500Hz矩形脈沖信號輸出，應(yīng)采用（D

）。A.多諧振蕩器B.施密特觸發(fā)器

C.單穩(wěn)態(tài)觸發(fā)器D.二進(jìn)制計(jì)數(shù)器（14）脈沖整形電路有（BC）。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器

C.施密特觸發(fā)器D.555定時(shí)器（15）以下各電路中，（B）可以產(chǎn)生脈沖定時(shí)。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器6-2判斷題（正確打√，錯(cuò)誤的打×）

（1）當(dāng)微分電路的時(shí)間常數(shù)τ=RC<<tW時(shí)，此RC電路會(huì)成為耦合電路。（×）（2）積分電路也是一個(gè)RC串聯(lián)電路，它是從電容兩端上取出輸出電壓的。（√）（3）微分電路是一種能夠?qū)⑤斎氲木匦蚊}沖變換為正負(fù)尖脈沖的波形變換電路。（√）（4）施密特觸發(fā)器可用于將三角波變換成正弦波。（×）（5）施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（√）6）施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（√）（7）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（×）（8）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間用表示，與電路中RC成正比。（×）（9）多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（√）（10）石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（×）

6-3

填空題

（1）555定時(shí)器的最后數(shù)碼為555的是

TTL單

產(chǎn)品，為7555的是

CMOS單

產(chǎn)品。（2）圖6-45是由555定時(shí)器構(gòu)成的_施密特

_觸發(fā)器，它可將緩慢變化的輸入信號變換為_

矩形

。由于存在回差電壓；所以該電路的_抗干擾

能力提高了，回差電壓約為

1/3VDD

。（3）施密特觸發(fā)器有___2

個(gè)閥值電壓，分別稱作

上限閥值電壓

和下限閥值電壓

。（4）施密特觸發(fā)器具有

回差

現(xiàn)象，又稱

電壓滯后

特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為

脈寬

。（5）某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時(shí)輸出為0態(tài)，在外加觸發(fā)信號時(shí)，輸出跳變?yōu)?態(tài)，因此，其穩(wěn)態(tài)為

0態(tài)，暫穩(wěn)態(tài)為

1

態(tài)。

（6）單穩(wěn)態(tài)觸發(fā)器有_1_個(gè)穩(wěn)定狀態(tài)；多諧振蕩器有

0

個(gè)穩(wěn)定狀態(tài)。（7）占空比q是指矩形波

高電平

持續(xù)時(shí)間與其

周期

之比。（8）

施密特

觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。（9）常見的脈沖產(chǎn)生電路有

多諧振蕩器

，常見的脈沖整形電路有單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（10）為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用石英晶體

振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入

暫穩(wěn)態(tài)。6-4試用555定時(shí)器組成—個(gè)施密特觸發(fā)器，要求：（1）畫出電路接線圖。（2）畫出該施密特觸發(fā)器的電壓傳輸特性。（3）若電源電壓VCC為15V，輸入電壓是以vi＝15sinωt(V)為包絡(luò)線的單相脈動(dòng)波形，試畫出相應(yīng)的輸出電壓波形。解：

（1）（2）（3）6-5圖所示，555構(gòu)成的施密特觸發(fā)器，當(dāng)輸入信號為圖示周期性心電波形時(shí)，試畫出經(jīng)施密特觸發(fā)器整形后的輸出電壓波形。解：經(jīng)施密特觸發(fā)器整形后的輸出電壓波形如圖所示。6-7

由7555構(gòu)成的單穩(wěn)態(tài)電路如圖所示，試回答下列問題：1）該電路的暫穩(wěn)態(tài)持續(xù)時(shí)間tWO=?2）根據(jù)tWO的值確定圖6-48b）中，哪個(gè)適合作為電路的輸入觸發(fā)信號，并畫出與其相對應(yīng)的uc和uo波形。解：1)tWO≈1.1RC=33μs2)u12適合作為單穩(wěn)態(tài)電路的輸入脈沖，與uI2相應(yīng)的uc和uo波形如圖示：6-8在使用圖6-49由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器電路時(shí)對觸發(fā)脈沖的寬度有無限制？當(dāng)輸入脈沖的低電平持續(xù)時(shí)間過長時(shí)，電路應(yīng)作何修改？解：

對輸入觸發(fā)脈沖寬度有限制，負(fù)脈沖寬度應(yīng)小于單穩(wěn)態(tài)觸發(fā)器的暫態(tài)時(shí)間Tw，當(dāng)輸入低電平時(shí)間過長時(shí)，可在輸入端加一微分電路，將寬脈沖變?yōu)榧饷}沖如圖解6.5所示，以υI′做為單穩(wěn)態(tài)電路觸發(fā)器脈沖。

6-9

用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求振蕩周期T＝1～10s，選擇電阻、電容參數(shù)，并畫出連線圖。解：電路圖如圖所示，其振蕩周期T＝0．7(Rl+2R2)C。如果選擇RLmin＝R2＝3．9kΩ，C＝100μF，則T＝0．7(Rl+2R2)C＝0．7×(3．9+R+2×3．9)×100＝1～10(s)所以可變電位器的阻值范圍為R=[(1～10s)/70]-11.7＝2.58～131(kΩ)故選擇R＝150kΩ即可滿足使用。最小振蕩周期為：Tmin＝0．7×(3．9+2×3．9)×100＝819(ms)6-10

圖6-50為一通過可變電阻RP實(shí)現(xiàn)占空比調(diào)節(jié)的多諧振蕩器，圖中RP=RP1+RP2，試分析電路的工作原理，求振蕩頻率f和占空比q的表達(dá)式。

解：工作原理：當(dāng)多諧振蕩器輸出端uo為高電平時(shí)，放電三極管截止，VCC經(jīng)R1、RP1、D以及RP2、R2支路向電容C充電，由于二極管導(dǎo)通電阻很小，可以忽略RW2、R2支路的影響，充電時(shí)間常數(shù)為（R1+RP1）C，電容C上的電壓uC伴隨著充電過程不斷增加。當(dāng)電容電壓uC增大至?xí)r，多諧振蕩器輸出端uo由高電平跳變?yōu)榈碗娖?，放電三極管由截止轉(zhuǎn)為導(dǎo)通，電容C經(jīng)R2、Rp2、放電三極管集電極（7腳）放電，放電時(shí)間常數(shù)為(R2+Rp2)C，此后，電容C上的電壓uC伴隨著放電過程由點(diǎn)不斷下降。當(dāng)電容電壓uC減小至?xí)r，多諧振蕩器輸出端uo由低電平跳變?yōu)楦唠娖?，放電三極管由導(dǎo)通轉(zhuǎn)為截止，放電過程結(jié)束。此后，重復(fù)前述過程。

振蕩頻率：

占空比：q=

6-11

圖6-51為由一個(gè)555定時(shí)器和—個(gè)4位二進(jìn)制加法計(jì)數(shù)器組成的可調(diào)計(jì)數(shù)式定時(shí)器原理示意圖。試解答下列問題：（1）電路中555定時(shí)器接成何種電路?（2）若計(jì)數(shù)器的初態(tài)Q4Q3Q2Q1＝0000，當(dāng)開關(guān)S接通后大約經(jīng)過多少時(shí)間發(fā)光二極管D變亮(設(shè)電位器的阻值R2全部接入電路)?解

：

（1）555定時(shí)器和電阻Rl、R2以及電容C接成多諧振蕩電路。(2)定時(shí)器輸出波形即是計(jì)數(shù)器輸入脈沖波形，該波形的周期為：

當(dāng)計(jì)數(shù)器輸出為1111時(shí)，

發(fā)光二極管變亮，計(jì)數(shù)器需加15個(gè)脈沖，故二極管變亮所需時(shí)間為：

t=15T=15×1748s=7.283h

6-14圖6-54所示為TTL與非門組成的微分型單穩(wěn)態(tài)電路，試對應(yīng)輸入波形，畫出a，b，d，e各點(diǎn)電壓波形，并估算輸出脈沖寬度tw。

解：單穩(wěn)態(tài)電路可分為5個(gè)階段來分析。(1)穩(wěn)態(tài)階段：無輸入信號時(shí)，即vi為高電平時(shí)，因?yàn)镽＜ROFF，所以門G2關(guān)閉，Gl開啟，vd為高電平，vo＝0，電路處于穩(wěn)態(tài)。(2)觸發(fā)器翻轉(zhuǎn)階段：在輸入vi負(fù)脈沖作用下，門G1關(guān)閉，a點(diǎn)電位升高，由于電容器兩端電壓不能突變，所以b點(diǎn)電位也等量上升，當(dāng)高于門G2閾值電壓時(shí)，門G2開啟，vd＝0，vo輸出高電平。此后進(jìn)入暫穩(wěn)態(tài)階段。(3)暫穩(wěn)態(tài)階段：進(jìn)入暫穩(wěn)態(tài)階段時(shí)，G1關(guān)閉，G2開啟，輸出vo＝l。但這個(gè)階段不能持久的。因?yàn)殡S著電容C充電b點(diǎn)電位在下降，充電的快慢決定于時(shí)間常數(shù)τ＝(R0+R)C，其中，R0為TTL與非門輸出高電平時(shí)的輸出電阻，一般R0＝100Ω。(4)自動(dòng)返回：當(dāng)vb下降到1．4V門G2閾值電平時(shí)，又發(fā)生正反饋連鎖反應(yīng)，使門G2由開啟變?yōu)殛P(guān)閉，門Gl由關(guān)閉變?yōu)殚_啟，vd＝l，vo＝0。(5)恢復(fù)階段：盡管門G1，G2返回到穩(wěn)定狀態(tài)，但電容上電壓還沒有恢復(fù)到穩(wěn)態(tài)值，所以還需要電容將暫穩(wěn)態(tài)期間充電所得的電荷放掉。放電時(shí)間常數(shù)τ2=(R1//R)C，其中，R1為TTL與非門VT1管的基極電阻。當(dāng)vb上升到穩(wěn)態(tài)值時(shí)，恢復(fù)過程便告結(jié)束。以上各階段電壓波形如圖題解6-13(b)所示。6-15

在圖6-55a）所示的施密特觸發(fā)器電路中，已知，。G1和G2為CMOS反相器，VDD=15Ｖ。（1）試計(jì)算電路的正向閾值電壓ＶＴ＋、負(fù)向閾值電壓ＶＴ－和回差電壓△VT。（2）若將圖6-55b）給出的電壓信號加到6-55a）電路的輸入端，試畫出輸出電壓的波形。解：

6-16圖6-59是用COMS反相器組成的對稱式多諧振蕩器。若RF1=RF2=10kΩ，C1=C2=0.01μF，RP1=RP2=33kΩ，試求電路的振蕩頻率，并畫出uI1、uO1、uI2、uO2各點(diǎn)的電壓波形。解：在RP1、RP2足夠大的條件下，反相器的輸入電流可以忽略不計(jì)，在電路參數(shù)對稱的情況下，電容的充電時(shí)間和放電時(shí)間相等，據(jù)此畫出的各點(diǎn)電壓波形如圖(a)所示。圖（b）是電容充、放電的等效電路。由等效電路求得振蕩周期為T=2RFCln3=2×10×103×10-8×1.1s=2.2×10-4s故得振蕩頻率為kHz。

6-17

圖6-57是用兩個(gè)集成電路單穩(wěn)態(tài)觸發(fā)電器74H121所組成的脈沖變換電路，外接電阻和外接電容的參數(shù)如圖中所示。試計(jì)算在輸入觸發(fā)信號uI作用下uo1、uo2輸出脈沖的寬度，并畫出與uI波形相對應(yīng)的uo1、uo2的電壓波形。uI的波形如圖中所示。解：

uo1、uo2輸出脈沖的寬度TW1、TW2分別為

TW1=0.69×22×103×0.13×10-6s≈2ms

TW2=0.69×11×103×0.13×10-6s≈1ms波形如圖所示。7.1選擇題1）存儲(chǔ)容量為8K×8位的ROM存儲(chǔ)器，其地址線為

條。A、8B、12C、13D、142）只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為

。A、RAMB、ROMC、PROMD、EPROM3）一片ROM有n根地址輸入，m根位線輸出，則ROM的容量為

。

A、B、C、D、CBA4)一個(gè)6位地址碼、8位輸出的ROM，其存儲(chǔ)矩陣的容量為

。A、46B、64C、512D、2565）為構(gòu)成4096×8的RAM，需要

片1024×2的RAM，并需要有

位地址譯碼以完成尋址操作。A、8，15B、16，11C、10，12D、8，126）PAL是一種的

可編程邏輯器件。A、與陣列可編程，或陣列固定B、與陣列列固，或陣可編程定C、與陣列、或陣列固定D、與陣列、或陣列可編程CDDA7.3若存儲(chǔ)器芯片的容量為128K×8位，求：

1）訪問芯片需要多少地址？

2）假定該芯片在存儲(chǔ)器中首地址為A00000H，末地址為多少？7.5將1K*4的RAM芯片擴(kuò)展為2K*4的存儲(chǔ)器系統(tǒng)。解：第一片的存儲(chǔ)容量為1K*4地址范圍是A10A9A8A7…·A000000000000000H011111111113FFH第二片的存儲(chǔ)容量為1K*4地址范圍是A10A9A8A7…A010000000000400H111111111117FFH8-1選擇題1）一輸入為十位二進(jìn)制（n=10）的倒T型電阻網(wǎng)絡(luò)DAC電路中，基準(zhǔn)電壓提供電流為

。A.B.C.D.2）權(quán)電阻網(wǎng)絡(luò)DAC電路最小輸出電壓是

。A.B.C.D.3）在D/A轉(zhuǎn)換電路中，輸出模擬電壓數(shù)值與輸入的數(shù)字量之間

關(guān)系。A.成正比B.成反比C.無4）ADC的量化單位為S，用舍尾取整法對采樣值量化，則其量化誤差=