數(shù)字集成電路習(xí)題答案_第1頁(yè)
數(shù)字集成電路習(xí)題答案_第2頁(yè)
數(shù)字集成電路習(xí)題答案_第3頁(yè)
數(shù)字集成電路習(xí)題答案_第4頁(yè)
數(shù)字集成電路習(xí)題答案_第5頁(yè)
已閱讀5頁(yè)，還剩16頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

數(shù)字集成電路習(xí)題答案簡(jiǎn)述CMOS工藝流程1.已知電路如圖1所示，使用一階二極管模型，即求解習(xí)題1電路圖解：根據(jù)VGS和VDS確定其處于線性、飽和還是截止?fàn)顟B(tài)，并求的值。2.已知3.簡(jiǎn)述MOS管的電容分布，及其模型〔a〕〔b〕mCMOS工藝的反相器，其中PMOS晶體管的最小尺寸為(W=0.75m，L=0.25m，即W/L=0.75/0.25),NMOS晶體管的最小尺寸為(W=0.375m，L=0.25m，即W/L=0.375/0.25)

求出g,VIL,VIH,NML,NMHVT0(V)(V0.5)VDSAT(V)k’(A/V2)(V-1)NMOS0.430.40.63115×10-60.06PMOS-0.4-0.4-1-30×10-6-0.1mCMOS工藝的反相器，其中PMOS晶體管的最小尺寸為(W=0.75m，L=0.25m，即W/L=0.75/0.25),NMOS晶體管的最小尺寸為(W=0.375m，L=0.25m，即W/L=0.375/0.25)

求出g,VIL,VIH,NML,NMHVT0(V)(V0.5)VDSAT(V)k’(A/V2)(V-1)NMOS0.430.40.63115×10-60.06PMOS-0.4-0.4-1-30×10-6-0.12.如以下圖所示，由NMOS組成的反相器，輸出電容CL=3pF,W/L=1.5um/0.5um,求tpHL,tpLH和tp2、寫出以下圖的邏輯函數(shù)式，確定電路中晶體管的尺寸，使它的tpLH和tpHL與具有以下尺寸的反相器近似相等：NMOS為W/L=4,PMOS:W/L=8QQ′習(xí)題1：一上升沿觸發(fā)的D觸發(fā)器，設(shè)初態(tài)為1，試在給定CP、D

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論